Reprise du message précédent :
Il a aussi dit le gars, que oui ça pouvait être fait par les shaders/CUDA cores, mais que c'était pas optimal et que Fermi avait bien un tesselator. Je ne crois pas à 100% à ce qui est affirmé, c'est nvidia quand même, mais j'espère fort, on va dire, car je ne veux pas qu'nvidia enterre cette feature.

Je sais pas si AMD est pas en train de nous préparer un record avec les 1.25 milliards "cédés" par Intel...
 
21% du capital échangé un peu plus d'1h avant la cloture, c'est assez impressionnant.

AMD arrête les procès, mais les gouvernements par contre ils font ce qu'ils veulent (par ex l'état de New York).

Il a pas dit "dedicated hardware", mais "dedicated ASIC" en fait si je ne me fourvoie pas.
 
Je vous laisse analyser la nuance.

ATI aussi a des fonctions traités par un ASIC programmable. (d'ailleurs je me demande si c'est pas la tesselation justement...)

Tiens justement, Stéphane ne vous a pas donné des nouvelles infos sur la période de lancement ?    
 
Parce que jusqu'il y a 2 mois apparemment c'était pour Décembre, mais quid de maintenant ?

Au passage, tu peux éditer la niouze sur Llano: le die shot est bel et bien tronqué
 
Une autre tof a fait surface et on en voit un peu plus, mais elle a encore l'air incomplète... (toujours pas de L3 et aussi bien le haut que le bas sont coupés un peu brutalement)
 
Quoi qu'il en soit, le plus intéressant c'est les slides concernant la stratégie et Bulldozer:
 

Les notes "future work" sont on ne peut plus explicites (CPU: augmenter la densité de traitement et la bande passante, GPU: augmenter la "qualité" de calcul et améliorer la granularité).
 

Architecture CPU parallèle? Ca en a l'odeur et l'aspect en tout cas...

Ca risque d'être performant en desktop, mais pas en archi serveur gourmand en FPU (là ou AMD traditionnellement avait de quoi etre competitif). Et encore quand on a plein de core pas sur qu'on ai une utilisation qui ne demande que des grosses perfs en ALU.
 
Après faut voir le gain pratique. Parce que entre 4 "core" FPU / 8 "core" ALU et 6 core complet (Core i9) (car en surface on doit pas etre loin), ça risque d'être un combat difficile. D'autant plus que le SSE est super utilisé et que c'est a priori les FPU qui s'en charge non ...

L'autre est pas coupée je pense, on voit juste les SIMD en entier + le NB. Je ne pense pas qu'il y ai de L3 ... ou alors il serait vraiment petit car il n'y a pas bcp de transistor de libre si tu rentre déjà un Athlon II X4 + un GPU DX11 avec 6 SIMD.
 
Sinon, "stratégie bulldozer" pour le 1er slide, ca ne veut rien dire ... dire que bulldozer est le début de cette stratégie, pourquoi pas.

 
haha faut que je continue à prêcher le faux ?
 
 

Pour ça que c'était séparé par un "et"  
 
Llano est un K10 à peine retouché avec IGP, Bulldozer sera la véritable première itération du projet Fusion, mais devrait évoluer.
 

A priori c'est 1 seul core ça, pas le processeur complet. Un processeur "dual core" basé sur cette archi serait visible comme 4 processeurs et intègrerait 16 pipelines int et 4 FPU SIMD 128bits complètes (FMA au lieu des pipelines ADD et MUL actuels).
 
Comparé à un core de Nehalem, la capacité FP serait au pire égale et la capacité int peut être considérée comme 2x plus importante (8 pipelines contre 3 dont 2 partagés avec la FPU).
 
Il faut quand même garder à l'esprit que dans la même période on devrait voir arriver Sandy Bridge, qui devrait présenter des caractéristiques similaires concernant le parallélisme...

Le bulldozer est lui aussi un core CPU, si par "vrai fusion" tu fais référence à l'image d'AMD avec "vagues vertes et boules rouges mélangées" je pense que là ce sera une architecture à comparer avec le Larrabee ou Fermi.

En effet, mais si on regarde le schéma fonctionnel simplifié c'est bien déjà une première itération de cette parallélisation.
 
Reste à voir si les pipelines aussi bien Int que FP sont complets, ou tout du moins comment sont incluses les unités load/store.

6 mois plus tard mais je suis en train de regarder l'article "[MAJ] Comparatif : quelle Radeon HD 4870 ?" vu que j'ai une paire de 4870 sous la main, et tridam met que la Gaindward HD 4870 Golden Sample a des heatpipes en alu. Ne seraient-ils pas plutôt en cuivre nickelé ? Sur la photo ils sont brillants, l'alu c'est plutôt mat, non ?
 
Drosoculage proof
 
Ah ben idem pour la Powercolor PCS+ en fait (j'ai des PCS qui ont le même PCB, un rad un peu différent, et des HP en cuivre, donc la plus haut de gamme avec des HP en alu, ce serait bizarre). Et l'Asus EAH4870 DK TOP.

C'est surtout que j'ai jamais vu de heatpipe en alu perso... ca serait pas un peu contre productif en plus ???

Pourtant ça existe et c'est plus facile à faire
 
Un heatpipe en cuivre doit forcément utiliser de l'eau en dépression assez forte, un heatpipe en alu peut utiliser des fluides volatiles à la temp d'utilisation comme l'ether.
 
Maintenant, je doute que ces cartes utilisent des heatpipes en alu, le cuivre a ses avantages en dehors de la fabrication plus complexe (brasage, conduction thermique, plus malléable).

Aluminium : Transferts conductifs : +
                Transferts convectifs : ++
Cuivre : Transferts conductifs : ++
           Transferts convectifs : +
 
Un bon radiateur avec ces deux matériaux est donc un radiateur tout en cuivre recouvert d'une mince couche d'aluminium

Enfin la convection pour un heatpipe on s'en fout
 
Heatpipe : transferts conductifs : +++
                  transfets convectifs : 0
 

C'était juste pour dire que l'alu bien utilisé c'est pas si mal  

Source ? (Volvic proof)
 
Parce que le cuivre ayant des propriétés d'oxydoréduction bien plus forte que l'alu je vois pas pourquoi on pourrait mettre des fluides dans des heatpipes en alu qu'on ne pourrait mettre dans des heatpipes en cuivre  

Hum, un mystérieux décompte "it's coming" vient de se déclencher    :
 
http://www.evga.com/blackfriday/

Oups

Blackfriday, soldes de thanksgiving toussa

T'as oublié la GTX275 Co-op PhysX

Bon bon bon...
 

http://www.nvidia.com/object/io_1258360868914.html
 
Je suis le seul à trouver ça bizarre?
 
Fréquences au ras des pâquerettes, annonce de cartes équipées de 6Go de GDDR5 (soit 24 puces de 2Gb introuvables ou 48 puces de 1Gb...) et en prime ce truc louche quant à l'ECC (qui ramène le bus de 384bits à 336bits, soit "10.5" puces de RAM...), et pour finir un TDP assez élevé puisque de l'ordre d'un Cypress XT...
 
Si la fréquence du "ROP domain" est elle-aussi faible, ça va sentir fort le pâté.

Je vois pas de fréquences
 
Pour l'ECC, c'est peut-être un algo non classique.

Hum, cette combinaison "fréquences relativement basses" et "TDP assez élevé" m'inquiète aussi.  

Vu que la GeForce est toujours prévue (et censée être dispo) pour le Q1 2010, on devrait avoir plus d'infos bien assez tôt. Enfin j'espère...

L'algo est on ne peut plus classique, mais à la différence de l'ECC sur la RAM centrale, il n'y aurait visiblement pas de canal "dédié" à cet usage...
 
En RAM centrale, une barrette ECC de 1Go est en réalité une barrette de 1.125Go 72bits, ce qui laisse les 64bits habituels pour les données "utiles".
 
Ici, le bus serait tout simplement amputé de 48bits, donc un débit pratique vraiment misérable (pénalité ECC + réduction du bus).
 
Les fréquences sont déductibles des débits donnés (débit DP/512 car FMA = 2 opérations par cycle => 1000-1230MHz).

Ca bouffe de la mémoire l'ECC, donc forcément il y'en a moins de dispo, rien à voir avec la largeur de bus

Eh bien si, puisque pour lire 64bits sur une rette ECC, on lit 64bits + les 8bits du code de correction
 
Sauf qu'ici, le code de correction est en quelque sorte "stocké en RAM" et non supplémentaire, donc le bus est fatalement réduit (efficacité passant de 100% à 87.5%).
 
Si on reprend la RAM centrale ECC, on a 100% puisque la RAM "utile" conserve sa largeur de 64bits.
 
Edit: d'ailleurs il n'y a que 42bits d'ECC et pas 48 sauf algo particulier peu probable, y'en a juste 6 qui ne servent tout simplement à rien dans ce mode.

Surtout 500 à 650 GFlops annoncés, je trouve ca peu. Alors certes on va expliquer que c'est encore plus "programmable", mais ca reste très réduit comme puissance brute face à ce que les GT200 et autres RV770 délivraient (les deux tappaient le 1TFlop)

Les GFlops annoncés sont sur les flottant 64bits.

Sur un GPU ce n'est pas possible de passer les contrôleurs mémoire de 64 à 72 bits avec des modules de 32 bits. Etant donné les contrôleurs 64 bits et le prefetch de la GDDR5 (8n), les GPUs lisent la mémoire par 512 bits minimum. Le méchanisme doit donc être qqch du style x(448 bits de données + 56 bits ECC + 8 bits perdus).

Attention quand même à pas tomber dans l'excès
 
Le RV770 débitait certes 1.2TFlops, mais en SP, pas en DP.
 
De même, le GT200b débite certes 1.06TFlops, mais en SP ET avec 50% de MUL pas forcément exploitables (708GFlops sinon).
 
Ces 520-630GFlops DP, c'est un chiffre relativement impressionnant, mais heureusement que l'archi devrait avoir un bon rendement, car sinon Cypress débite déjà au mieux 544GFlops DP.
 
Reste qu'encore une fois nVidia minimise ce qui pourrait se rapporter au domaine ludique (SP).

C'est la variante GPGPU que tu vois là.
 
Il faut voir: si ils vont bien faire deux designs différents entre GPU grand public et design GPGPU, le budget transistor devrait se déplacer vers le SP.

C'est effectivement possible, mais ça induirait une pénalité encore plus sensible
 

Rafale06, sors de ce corps!
 
Si il y a un GPU dédié pour les cartes 3D ludiques, ça ne signifiera qu'une chose: qu'ils se seront plantés en beauté, car l'objectif était bien de continuer à s'ouvrir au milieu HPC avec un produit à large diffusion (GPU ludique) pour en amortir les coûts.

 
Ca donne quand même l'impression d'un bis repetita avec le GT200. Une puce qui devrait/devait tout exploser, et qui en fait ne se contente que d'un très léger mieux par rapport à une puce 2x plus petite chez le concurent.

On verra quand on aura des résultats, mais à première vue c'est pas un si gros loupé que ça, juste probablement un mauvais GPU ludique.
 
Le GT200 était vraiment un loupé car quelque soit l'utilisation il était moins efficace que le G92, au contraire le GF100 devrait s'en sortir en tant que processeur généraliste massivement parallèle.
 
Si ça n'est même pas le cas (efficacité similaire voire inférieure au G92), effectivement ça risque de fumer dans les chaumières... quoique ça donnerait un sens au "nous sommes avant tout des développeurs logiciel" de Huang, vu que son seul et unique intérêt serait Nexus

 
 
 
(ça faisait longtemps que je cherchais à le placer )
 

 
L'objectif c'est de se faire du fric (sur les deux tableaux).
Après même si ils font un design différent en terme de ratios SP/DP entre GPGPU et GPU ludique, il y a tout le design de la logique générale et des unitées ainsi que du driver qui sont partagés, seul l'optimisation des masques peut changer et encore...