Reprise du message précédent :

 
Oui c'est vrai

Ma boule de cristal me dit un modèle en GDDR5(X) et un en HBM2.

Pourquoi pas un modèle 8 go HBM ( pour les gamers) et un modèle 16go HBM2 (pour les pros) ?

 
 
ais une autre information qui était en principe sous embargo a été dévoilée par l'interface de Doom qui était en démonstration, comme l'ont constaté nos confrères allemands de Golem . Le prototype de Vega 10 exploité était équipé de 8 Go de mémoire.
 
Une information importante puisque les premiers modules HBM2 disponibles, et de toute évidence exploités ici par AMD, sont des modules 4Hi de 4 Go. En d'autres termes, Vega 10 exploiterait la HBM2 via un bus 2048-bit, ce qui correspondrait, avec un débit par pin de 2 Gbps, à une bande passante de 512 Go/s.
 
Source HFR: http://www.hardware.fr/news/14878/ [...] -hbm2.html

Donc sa serait que des cartes en HBM2 ? Dommage vu la puissance de la radeon duo pro...

Seulement 2 puces memoires tout autant de place en plus pour le die du gpu sur l interposé  
Cte gachi de 4puces hbm1 sur fiji

Que veux-tu dire, Activation? C'est une sorte d'humour?
Ils étaient bien obligé pour fidji, de mettre 4 puces avec la HBM1 pour avoir 4go.

faut le prendre au 5e degré  
 
l'humour d'Activation est assez spécial    

En espérant que cela sois pas un flop ignoble comme la RX480
 
La "demo" d'AMD en solo sur un map 64 DLC de Battlefront sans afficher ni les specs du PC ni les specs IG, c'est pas terrible !  

Tout dépend de la forme de la puce   : si on a plein de shaders engine ( puisqu'on a dit au moins 8 SE pour que Vega roxx ) en ligne on a une puce allongée et deux stacks de chaque côté  

d'après tridam, elle aurait même rendu l'âme entre les mains de journalistes d'anandtech  
 
bon après , c'était peut être pas celle là ,    
 
ils en avaient surement une de rechange    
 
 

Bon la hype Zen c'est cool mais Vega se cache toujours  

En meme temps battlefront quoi  
Ça va se mouille pas.... Ils ont pas choisi le moteur le plus chiant à faire grimper du fps meme en ultrahd
 
Pouvait lancer le demineur en super hi vision aussi

C'est sûr qu'ils allaient pas montrer the witcher 3 avec Nvidia GameGimpworks, HairGimp au max ^^

Surtout qu'elle est qu'en phase de test , il y'a beaucoup de perfs a gagner encore

C'est comme un bench Doom quoi  

Et paf!

 
Oui V10 avec 8 SE . De toute façon c'est soit 4 soit 8 pour V10 et ses 4096SP . A 1.5 ghz ça aidera quand même si toujours à 4 SE .  (6 ça ne marche pas si on veut 4096 SP au final) .
 
Après pourquoi pas V11 @ 3072SP, et 6 SE . Après vient la question du bus mémoire ...

█
   >                 1+2
█    >              1+3
   >    >  2+3 / 1+4
█    >              2+4
   >                 3+4
█

Comment servir 4 SA avec 6 SE sans rien déséquilibrer (note que chaque SA est présent 2x au niveau des SE, ce qui peut permettre de mieux distribuer les traitements qu'en en ayant que 4).

Je pense que ton "erreur" vient de la représentation schématique qui pose les SA "dans" ou "sur" les SE, mais ils sont juste alimentés par un côté et "normalement" écrivent leurs données dans l'autre (blending) avec plus ou moins d'accès aux TMU/GDS(/RAM?) en chemin.

Après, qu'a fait AMD? On verra bien

On veut plein de ROPs, pleins de TMUs, pleins de SP, pleins de SE  

 

 
Oui ce genre de schéma la . Mais bon en y regardant plus prêt on voit effectivement la "flèche" pouvant alimentant tous les groupes .
 

 
On sait qu'on aura 4096SP et 8Go de HBM2 @ 512 gb/s interfacé sur un bus de 2048 bits et "1.5ghz" .

J'ai un peu la flemme de schématiser ce que je voulais dire, mais il faudrait mettre les RBE en bas et les CU entre rasterizer et RBE, dans une boîte rien qu'à eux qui déborde un peu pour montrer que c'est pas "dedans" à proprement parler, avec non seulement des liens depuis le rasterizer et depuis/vers les RBE, mais aussi vers d'autres parties du GPU.
 
Partant de là, mettre ces boîtes à cheval entre 2 SE ne choquerait plus vraiment, mais ça serait dur de représenter le bouclage à moins de passer à un modèle circulaire (ze retour de ze ring bus qu'en fait c'est juste une façon de schématiser )

Pour des tas de raisons ce ne serait pas possible sur les GPU AMD actuels. Il y a des liens très étroits entre un rasterizer et les RBE (rasterizer back end). En gros ils représentent un même bloc et un pixel généré par un rasterizer sera toujours finalisé par les RBE qui lui sont exclusivement liés. Plus de shader engines que de shader arrays n'est donc pas possible mais l'inverse l'est. Les schémas d'AMD sont bien plus proches de la réalité que ce que tu suggères
 
Un changement conséquent serait nécessaire pour sortir les RBE des SE/SA.

 
Merci pour les précisions ^^ .

Eh, mais j'ai jamais dit le contraire, simplement que rien n'obligeait à avoir 1 seul SA entre les 2 extrémités du rasterizer et donc par extension que ces SA pourraient se voir chacun connectés à 2 rasterizers (la possibilité de passer d'un rasterizer à l'autre en cours de route restant optionnelle, ne pas le faire limitant effectivement le besoin de transferts internes).
 
Sauf erreur, depuis le GF100 les 2 extrémités du rasterizer sont découplées chez NVidia, non?

Gf100 pas sur
C est à partir du gf104 que nvidia a commencer à faire des truc hybride en faisant des cartes avec un bus 64bits avec des puces memoire de capacité double que celle utilisé sur le bus principal 1z8b totalisant un bus 192b
 
Rappel aussi que c est justement sur le gf100 que les inge de nvidia c etait chier sur le bus memoire qui marchait pas comme il aurait du
 
Donc je dirais que en terme "gros gpu" c est à partir du gf110 que le decouplage à vraiment commencé à être operant
Mais c est le gf104 qui a été le labo en condition reel chez l utilisateur final
 
D ailleurs ce fameux gf104 avec des CUs masqué reapparu par magie avec son rebadge 1an plus tard en gf114

GF110 c'était un "juste" un GF100 amélioré  

Bah l amelioration a été notamment au niveau des echanges memoires

 
GF114, mais le bus est identique à celui du GF 104, sauf que sur le GF104 il est castré à 128 bits , c'est juste la densité de la mémoire qui change au niveau des contrôleurs mémoires .  
 
Pour la GTX 550 Ti 1024 mo bus 192 bits :
 
- contrôleur mémoire 64-bit 0 : 2x 128 Mo
- contrôleur mémoire 64-bit 1 : 2x 128 Mo
- contrôleur mémoire 64-bit 2 : 2x 256 Mo
 

 
http://www.hardware.fr/focus/106/g [...] 6-bit.html
 

 
Heu non, le bus mémoire du GF100 fonctionnait parfaitement, un bus 384 bits tout ce qui a de plus normal  ... La seule différence majeure entre le GF100 et GF110 c'est le nombre d'unités actives ... 480 vs 512 et 60 TMU vs 64 TMU, le nombre de ROPs étant identique et un nouveau stepping améliorant le yield et la montée en fréquence.
 

 
Bis repetita . Nouveau stepping ... Aucune différence au niveau du bus mémoire entre le GF104 et le GF114 . Juste que la castration est plus importante qu'entre le GF100 et 110 .
 

 
Oui c'est juste un stepping mineure et corrections de bugs . Fréquence légèrement plus élevée au niveau du GPU et de la mémoire et comme déjà dit GPU complet non castré .

https://www.youtube.com/watch?v=9R8F-aN6W4g
 
Le teasing commence je pose ca la j'ai vu ca sur youtube ^^
CES HYPE !!

 
Preview dans ~3-4 jours
 
cf http://ve.ga/

J'aime bien la nouvelle campagne d'amd.
 
Simple et ça roxxe
 
C'est moi ou amd a une comm' moins maladroite et qui donne bien plus confiance depuis quelques temps ? même les speech de Lisa Su me donnaient confiance en Zen, avec un discours clairement confiant en leur produit. Tellement que pour moi ça va au delà de simplement rassurer les actionnaires, ça ressemblait plus à une position du "mon produit est au point" mais sans aucun coté faux jeu pour rassurer.
 
Je me rappelle des pubs toutes pourries que j'ai vu passer sur ldlc en vidéo incrusée sur des fx4 ou 6 ou des apu(je sais plus exactement), c'est pas le même !

 
Ah VEGA montre enfin le bout de son nez

J'imagine bien le lancement VEGA + ZEN , de quoi mettre bien mal intel avec kaby lake et Nvidia avec sa 1080 ti  

Bon boulot de production, mais à part ça je vois pas...
 
C'est quoi le message qu'est supposé faire passer cette vidéo, à part le ve.ga que j'aurais même pas eu l'idée d'aller vérifier?

 
Même pas eu l'idée ? C'est à la fin de la vidéo ...

Pour faire monté la hype tous simplement

 
Que beaucoup de personnes rejoingnent (au vu du nombre de tambours) la rebellion AMD Et que pour sur, Vega va faire parlé (en bien ou pas) Faut pas chercher compliqué des fois

Preuve que c'était pas assez visible dans la vidéo elle-même.
 
Aucune information, juste un jeune qui joue du tambour et finit par découvrir tout un entrepôt de tambours, pour dire "faites du bruit", mais du bruit pourquoi? Pour annoncer qu'ils ont annoncer qu'ils allaient annoncer qu'ils n'annonceraient pas la date de lancement au CES?

http://ve.ga/ C'est assez explicite quand même