Reprise du message précédent :
Bonjour les gens,
 
 
je vais vous suivre pour cette aventure qu'est le GT300.
comme certain je suppose. Je compter monté une nouvelle configuration 100% neuve mais
je me suis dis que j'allais attendre le GT300 et peut-être des nouveaux processeurs entre temps si il y en a,  
j'ai pas regardé l'actualité intel depuis la sorti du I7.
 

Si ta une carte Graphique qui tien encore la route jusqu'au GT300 je te conseil de ne pas acheter enfin bon, c'est un avis personnel après

 
Clair qu'avec une 5870 à 250€ à la fin de l'année, le prix de la 285 va fondre affreusement...mais bon...

Elle ne se fera plus la 285 à ce moment là
Les hauts de gamme sont ceux qui partent en 1er quand une remplaçante (de leur rang) arrive!

 
Clairement. Mais une 285 sur le marché de l'occas à ce moment là...    

pas de souci, j'ai déja le nom du futur preneur de mon sli.....

Un ferrailleur ?  

Enfin HS de toute façon, c'est le sujet GT300 ici.

 
Et par quelle techno-magie ?
 
Les positions projetées ne sont connues qu'après le vertex shader, ce qui oblige chaque GPU à passer les mêmes batches en SFR pour savoir si il est dans sa portion de frustum, jusqu'à preuve du contraire, en SFR, tu n'a pas de linéarité en géométrie. Seuls les predicats D3D10 peuvent drastiquement aider la linéarité dans cette situation, mais ils ont un coût.

Le Larrabee utilisera le Tile Rendering, comme les Kyro de PowerVR.
Je préfère 100% plus le TR que le SFR ou l'AFR.

Sauf que le tile rendering ça n'existe plus.
 
Tous les GPU actuels travaillent sur des tiles, mais uniquement pour la partie PS, et évidemment rien à voir avec le multi-GPU...

Bonsoir,
 
J'ai l'impression d'entendre des Techniciens Nvidia, c'est marrant,
plus besoin d'envoyer d'emails a Nvidia, allons sur Hardware.
 
lol

Et c'est une mauvaise préférence car ce sont des solutions qui ne travaillent pas dans le même domaine
Enfin quelque part le SFR et le rendu par Tile sont dans la même philosophie: le parallélisme sur le rendu d'une frame.
Par contre tu peux parfaitement avoir AFR et rendu par Tile.
Voir du rendu par Tile avec du SFR, le tout encapsulé par de l'AFR.
 
Deux frames, rendues par quatre cartes, mais par Tile avec le framebuffer d'une frame composé de manière répartie sur une paire de cartes.
 

 
Plus précisement les GPU nVidia & ATI travaillent par quad, mais surtout chaque pixel est commis dans le framebuffer, l'overdraw provoquant alors beaucoup de consommation de bande-passante mémoire.
Alors que le Larrabee génére d'abord une queue de triangles par Tile, tous les pixels commis tiennent en cache L2 (pour toutes les rendertargets de préférence), ceci neutralisant la bande-passante mémoire consommée par l'overdraw, puis le L2 est flushé en ram vidéo.
 
Sur un GPU classique, le framebuffer est construit à la vitesse de la ram vidéo, sur le Larrabee l'idée est d'essayer de construire le framebuffer non pas à la vitesse de la ram vidéo, mais à la vitesse d'une mémoire cache (en gros x5~x10 en bande-passante).

L'AFR cay le mal.    
 
Maintenant que j'y pense, y'a une nouvelle technique bien plus intéressante que celles qu'on connait !
Je parle bien sûr du DDaBTR ou si vous préférez: Dynamically Distributed and Balanced Tasks Rendering.
(Je viens d'inventer ce terme, donc c'est normal que ça ne vous dise rien.)
 
En fait j'ai inventé le terme, mais pas la technique.
Car c'est celle qui est utilisée par l'Hydra de Lucid.
 
Cette technique est la meilleure car elle permet d'accoupler 2 cartes graphique (ou plus), de puissance, de marque, et de série différente, tout en les utilisant au maximum de leurs capacités, et sans qu'une carte ne ralentisse le travail des autres.
 
L'avenir ne vient donc ni d'Intel, ni de nVidia, ni d'AMD, ni de VIA, ni de SIS, ni de Matrox, ni de SGI, mais d'une petite compagnie qui n'existait même pas il y a 10 ans. C'est à ce demander ce que foutent toutes ces compagnies avec leur R&D.

Dans un brevet que nVidia a déposé, on peut constater ceci: http://www.google.com/patents?id=I [...] 26&num=100
 

 
Autrement dit: un hub mémoire en dehors du GPU, afin d'augmenter la BP.

C'est assez flou quand même...
 
En admettant qu'ils fassent ça, je suis pas certain que le gain soit probant, car le hub est forcément limité par les mêmes contraintes qu'un bus mémoire. L'avantage par contre c'est de pouvoir partager la RAM entre 2 GPU mais je vois pas le rapport avec un quelconque brevet tellement ça tombe sous le sens.

Idem et faudra un sacré bus entre le GPU et le HUB.

Et puis là tu rajoutes une interface qui n'existerait pas avec une seule puce, ce qui va inévitablement rajouter pas mal de coûts. (et puis plus de transistors, plus de conso, etc...)

L'avantage serait là pour une X2 (ou X3) mais ça sous-entendrait que le contrôleur mémoire d'origine de chaque GPU fonctionne dans un mode spécifique pour causer au contrôleur mémoire déporté qui lui-même devrait avoir un die conséquent pour coller un gros bus.
 
Au final ça fait plus penser à un partage des contrôleurs mémoire dans des GPU de taille raisonnable: chaque GPU aurait alors son bus 256bits et un bus auxiliaire 32 voire 64bits à fréquence élevée se chargerait de permettre l'accès à l'autre.
 
Pour résumer, on aurait ça:
 

 
Dans ce schéma, chaque GPU aurait accès à la BP d'un bus 768bits et surtout à la totalité des données, au prix d'une latence un peu plus importante.

Ah oui.  

Mais du coup comment on colle tout ça sur une seule carte graphique ?

C'est effectivement une bonne question
 
Ceci dit, j'ai mis 3 GPU car c'est le maximum avant de devoir recourir à des connexions en étoile, mais avec seulement 2 c'est équivalent à une X2 actuelle.
 
Maintenant, si ce "brevet" concerne le GT300 ça implique un petit GPU...  

Rien que 2 GPU avec chacun un bus 256bits vers le HUB qui aura un bus énorme (+ de 512bits) vers la mémoire...

Déjà qu'Nvidia a du mal à caser la GTX295 sur un PCB...  

Ça devait être une tech. 3Dfx à tous les coups.

Sauf si comme je l'ai dit chaque GPU a en réalité un bus 256bits et un accès haute vitesse sur la crossbar d'une largeur raisonnable.
 
Avec une liaison de ce type, la carte n'a que 2 puces (voire 3 avec un switch PCI-E qui finira certainement par être intégré), la complexité globale se retrouve similaire à une 3870/4870X2.
 
En réalité c'est ni plus ni moins qu'une évolution des connecteurs SLI/CF.

et le HUB on le met où ?

Ce HUB c'est quand même la particularité de la tech. d'Nvidia.

Le terme "hub" désigne toute interconnexion point à point, ici l'accès à la crossbar du contrôleur mémoire, et ne nécessite en aucun cas une puce supplémentaire.
 
Si sur les schémas c'est représenté avec un contrôleur mémoire et un GPU c'est pour simplifier la chose, car fondamentalement c'est bien le principe, si ce n'est qu'il aurait fallu doubler tous les bus transcrits.
 
 
*Rappel: ceci n'est que mon interprétation.

La doc parle de traduction de signaux donc je pensais à une puce. Bien, merci.

En tout cas je confirme que c'est la merde à schématiser avec une interconnexion, quoi qu'il en soit ce brevet n'a aucune valeur (on a parlé d'un système similaire destiné à la seule utilisation qui semble cohérente ici-même et ailleurs bien avant son dépôt...)
 
Sinon petit extrait:

 
Ce qui donne en traduction libre:
"Un mode de fonctionnement d'un système graphique, incluant:
 
Etant donné un GPU ayant un premier hub, ne supportant nativement aucune interface RAM standardisée et lié à un second hub d'un "memory hub" disposant d'une interface DRAM standardisée déchargeant le GPU de l'interfaçage de la mémoire."
 
Le but est clairement de découpler le contrôleur mémoire du GPU, mais rien n'implique un découplage physique, c'est plus à assimiler à des blocs fonctionnels.
 
A noter dans la section [0025] qu'il est fait mention d'une utilité particulière: diminuer l'impact financer des droits d'utilisation des technologies tierces (RAMbus & co.), qui sont semble-t-il actuellement calculés sur le prix de vente de la puce. Reste que l'interface mémoire nécessite quoi qu'il en soit un nombre de pins, et donc un die, conséquent.

Le g300 sera capable de rendering texturing raytracing grace au controleur hdr sfr bouygue orange , qui permet de paralleliser les données pixeliennes sur un bus de 666 bites, et le calcul de la coordonnée z des pixels morts de l'écran permet de gagner un débit de l'ordre de 3 gb/s; ce qui n'est pas négligeable vous en conviendrez. Il sera accompagné de 1036 mo de gddr5,3 fonctionnant en mode différentiel, mai la carte possèdera 3 hub usb ou l on pourra brancher des clés rambus et donc porter la mémoire a 18 go. Cette gddr fonctionnera de manière synchrone/asynchrone/bisynchone avec le gpu et 3 unités de tesselation, dont 1 est dédiée à la lissification des palmiers dans crysis. Enfin une unité spécialisée calulera la tangente scalaire de l abscisse de la circonférence des shaders.
ce gpu sera gravé selon mes source moitié en 180 nm et moitié 39,4;et la carte serait alimentée par de nouveau connecteurs  ide/sata 9pin et demi, le demi pin permettant une économie de 30w.
Voila, et ça sortirai courant Q5 2009, soit grosso merdo aux alentours du 34 juillet, avec un prix compris entre 2 cents et 800 euros.

Et elle fera le café?
 
 

Seulement du déca, car la caféine exciterait l' horloge interne du gpu, entrainant une arythmie de celui ci, et provocant donc des accélérations dans les jeux.

Si la GTX380 ressemble à ça :

Probable oué.

P.S. : toute ressemblance avec une usine à gaz est purement fortuite.

Ah t'as les mêmes sources que moi toi, on voit bien les caloducs spéciaux et les manettes pour réguler manuellement la pression de la nouvelle chambre à vapeur.

Au sujet du brevet précédent...  
 
20. The memory hub of claim 13, wherein said DRAM interface supports at least one DRAM protocol from the group consisting of SDR SDRAM, DDR SDRAM, DDR2 SDRAM, GDDR SGRAM, GDDR2 SGRAM, GDDR3 SGRAM, and GDDR4 SGRAM.
 
Suis-je le seul à avoir remarqué l'absence de GDDR5 ?  

Non, ceci dit en 2008 ça courait pas les rues

la 4870 est sortie en 2008...

Oui enfin chez Nvidia.

J'ai lu le brevet, tout comme Gigathlon, et au final ça n'a absolument rien a voir (pour l'instant) avec le SLi ou un truc du même genre.
Je précise aussi que ça n'a rien à voir avec une certaine machine à café.
 
 
C'est seulement un moyen pour diminuer la complexité du contrôleur mémoire du GPU, et ainsi parvenir à diminuer le nombre de pins requis pour accéder à différents types de mémoire.
 
De plus, cela permettrait à nVidia de ne pas avoir à payer des redevances à AMD ou à RAMBUS pour implémenter un contrôleur mémoire compatible avec certains types de mémoire qui ne seront pas utilisés sur certains modèles de cartes, alors qu'ils seront utilisés sur d'autres.
 
 
Ce que j'ai compris c'est que le GPU embarquerait un contrôleur mémoire spécial, du genre HT, QPI, FlexIO ou Ethernet. Bref, un truc créé par nVidia lui-même afin de ne pas payer de redevances à un tiers. Une 2e puce (hub) s'occuperait d'accéder à un type de mémoire en particulier, et transmettrait ensuite les données au GPU par le bus spécial.
 
Par exemple, si nVidia créé un contrôleur mémoire compatible DDR2, DDR3, GDDR2, GDDR3, GDDR4 et GDDR5, il doit payer des redevances pour chaque type de mémoire... et comme AMD a créé la GDDR3, la GDDR4 et la GDDR5, je pense que nVidia désire limiter sa contribution aux coffres d'AMD... et je suis sûr que RAMBUS reçoit aussi sa part.
 
Le truc c'est que la redevance dépend du prix de vente de la puce qui est compatible avec la mémoire.
Le coût de la redevance est peut-être de 5$ pour un GT200 qui coûte disons 120$ à produire.
Mais si le hub ne coûte que 2$ à produire, la redevance serait alors de seulement 8 cents.
 
 
De plus, nVidia doit prévoir des pins sous son GPU pour relier ces différents type de mémoire au contrôleur. Mais quand on a 6 types de mémoire possible, on finit par mettre plein de pins qui ne seront pas utilisées, pcq soit le GPU utilisera de la DDR2, soit il utilisera de la GDDR5, mais pas les 2 en même temps, même si les pins sont là.
 
Donc, en utilisant un hub, nVidia peut conçevoir un contrôleur mémoire très simplifié, et n'a qu'à mettre les pins nécessaires au bus qui doit relie le GPU au hub. Le GPU peut donc être produit sans payer la moindre redevance. Seul le hub nécessitera de payer une redevance, mais uniquement sur le type de mémoire dont il est compatible. nVidia n'a donc plus qu'à créer un petit hub compatible GDDR5, un autre compatible GDDR3, un autre compatible DDR2, etc.
 
Lorsque nVidia assemble une carte moyen de gamme, il peut relier son GPU à un hub GDDR3, et ne payer que la redevance sur la GDDR3. Et s'il veut en faire une version haut de gamme, il suffit de remplacer le hub GDDR3 par un hub GDDR5, et de payer uniquement la redevance sur la GDDR5. Un peut à la manière des HD 4850 vs HD 4870.
 
 
Ça permet aussi d'ajouter la compatibilité à un nouveau type de mémoire, sans devoir modifier le GPU.
Par exemple, il suffit de créer un petit hub GDDR6 pour remplacer le hub GDDR5 et le tour est joué.
 
 
Ça permet aussi de mettre le hub à divers endroits sur le PCB.
nVidia pourrait alors positionner les puces mémoire à des endroits stratégiques, ce qui permettrait de simplifier le PCB.
 
 
Et finalement, ça permet d'avoir une fréquence pour le GPU qui soit différente de celle du hub.
Est-ce bien utile ? Je ne sais pas, mais la possibilité existe tout de même.
 
 
En fait c'est le même principe que les CPU d'Intel qui ont un FSB:
   Un chipset contient le contrôleur mémoire et fait le lien entre le CPU et la banque de mémoire.
   Suffit de changer ce chipset pour changer de type de mémoire, sans devoir changer le CPU.
   Puis, à la manière des CPU multi-dies, le chipset peut relier 2 cores non natifs à une banque de mémoire.
   Ce qui permet de croire que le hub de nVidia pourrait, dans le futur, relier 2 GPU à une même banque mémoire.
   Mais je répète que ce n'est pas le but de ce brevet.

Le côté "baisse de la redevance par réduction du prix de la puce faisant office d'interface mémoire" ne tient pas la route du moment que ladite interface est forcément large.
 
D'autre part, dire qu'AMD a des droits sur la GDDR5 est stupide, puisque ces droits appartiennent au JEDEC auquel nVidia participe tout autant qu'AMD, à la présidence pendant le développement de la GDDR5 près.
 
Quant à tes hypothèses sur les pins inutilisées, sache que généralement on utilise les mêmes pins pour différents signaux liés à chaque protocole, à charge du bios de signaler quel type de RAM est utilisé.
 
Enfin, concernant toutes tes hypothèses sur le placement des hubs ou encore l'évolutivité, ça ne tient pas la route... les traces doivent forcément être les plus courtes possible entre GPU et hub si on utilise des liens haute vitesse et, honnêtement, je vois pas l'intérêt de se préparer à de nouvelles normes de RAM avec un GPU dont la durée de vie n'excèdera sans doute pas 2 ans.
 
Bref, la seule hypothèse valable est bel et bien le partage de l'interface RAM entre plusieurs GPU, ce qui:
 
- réduirait le gâchis sur la RAM embarquée (Hynix paye aussi des redevances...)
- augmenterait les perfs
- simplifierait le design du PCB
 
Une GTX295 conçue de la sorte n'utiliserait plus que 16 puces de GDDR3 (bus ramené à 256bits) au lieu de 28, soit dans les $24 d'économie brute sur la RAM, sans compter les composants annexes et la conception plus simple du PCB. On est bien au delà des hypothétiques gains sur les licences pour un GPU vendu dans les $40...

Ah bon.
 
Comme ça tu crois qu'AMD a inventé la GDDR3, la GDDR4, et la GDDR5, uniquement pour enrichir la JEDEC.
AMD a dépensé des millions de dollars... pour ne rien reçevoir en retour... comme s'il jetait le peu d'argent qu'il a par les fenêtres.
Et AMD a inventé tout ça... sans demander de brevets, sans demander de redevances à personne, juste pour le bien de l'humanité.
 

C'est pas le but de ce brevet.
Ça n'a rien a voir avec le SLI.
 
PS: Tu peux ne pas partager mon avis, c'est pas grâve.  

L'économie est vraiment rentable si l'on doit rajouter une puce (même très peu couteuse) sur le PCB ?

C'est ce que fait présentement nVidia avec la NVIO2 qui gère les sorties vidéo.
 
 
En passant... j'ai plusieurs infos qui me laissent croire que le prochain monstre de nVidia utilisera encore de la GDDR3.

Le problème n'est pas d'être d'un avis contraire au tien, c'est que ton avis ne repose sur rien...
 
Le texte indique des utilisations possibles, mais c'est tout. D'autre part certains passages sont tout simplement loufoques, comme l'utilisation d'un contrôleur mémoire externe pour diminuer les frais de licences alors que ladite puce devrait être relativement grosse (dans les 300mm² en étant très optimiste) pour un GPU de classe GT200 en GDDR3, voire pire pour la classe GTX295 (bus 1024bits). Si on ajoute à ça la nécessaire R&D pour concevoir cette puce supplémentaire, c'est totalement absurde.
 
Par contre, une utilisation est possible: un contrôleur mémoire externe uniquement pour l'entrée de gamme. Avec une puce de 25mm² il serait alors possible d'obtenir une bande passante décente, ceci dit, à ce niveau pourquoi ne pas directement intégrer la RAM dans le die?

Le NVIO sert surtout à réduire le nombre de transistors du GPU. Là tu l'as même pas évoqué à propos du HUB.