[Topic Unique] APU AMD Trinity & Richland • FM2 / 32nm

Recherche :

Mot : Pseudo : Filtrer Aller à la page :
Page : 1 2 3 4 5 .. 17 18 19 .. 93 94 95 96 97 98 Page Suivante Page Précédente Bas de page
Auteur	Sujet : [Topic Unique] APU AMD Trinity & Richland • FM2 / 32nm

NoradII

Il y a 17 ans naquit un PC

Reprise du message précédent :
Ouah con [:mouais]

---------------
valid.x86.fr/575505 /842925 /902578

Publicité

moyen_moins

chat réincarné

J'aurais peut être du faire en 4+1/2*4 etc. par tranche de 25W
On serait en dessous de 10GHz mais bye bye quand même.
C'est dredÿ tous les jours

Wirmish

¡sıɹdɹns zǝɹǝs snoʌ

De toute façon y'a que moi qui puisse faire une vraie règle de trois. [:rudolf hoax:3]

Swiss_Knight

600 MeV since 1957.

Pourquoi ? Tu fais du cheval ?

---------------
Hergestellt in der Schweiz.

fire du 57

The futur is Fusion

Bonne nouvelle pour les APUs et donc les futurs Trinity le GPGPU est efficace et promet de belle performance dans des applications utilisant l'accélération GPU :

http://www.presence-pc.com/tests/o [...] APU-23445/

---------------
"Si vous ne changez pas en vous-même, ne demandez pas que le monde change"

abw

Il parait que la version DT 2M/4C du Trinity aura une frequence base de 4.7Ghz.....

:bounce:

Message cité 1 fois
Message édité par abw le 28-02-2012 à 02:51:35

Fouge

Source ?

moyen_moins

chat réincarné

J'ai pas lu ça moi : plutôt une base de 4GHz grâce à leur resonating clock :sweat:

abw

C est la derniere rumeur sur le web basée sur ca :

Citation :

AMD is also promising a 25% improvement in compute performance
from the Piledriver CPU that replaces Bulldozer

Pour atteindre ce niveau , il faudra augmenter la frequence de 15 a 20% ,
or les 2M/4C en sont deja a 4.2Ghz base.

Message cité 1 fois
Message édité par abw le 28-02-2012 à 10:23:08

moyen_moins

chat réincarné

25% sur les "digital multimedia workload". [:aloy]
Ils avaient pas promis un petit boost sur la partie INT pour piledriver ?
Je ne vois pas en quoi cela veut dire nécessairement 4,7GHz... :??:
Très certainement, il y aura un petit boost aussi en fréquence.
Mais bon, le 4170 court par les rues...

Publicité

Fouge

abw a écrit :

C est la derniere rumeur sur le web basée sur ca :

Citation :

AMD is also promising a 25% improvement in compute performance
from the Piledriver CPU that replaces Bulldozer

Pour atteindre ce niveau , il faudra augmenter la frequence de 15 a 20% ,
or les 2M/4C en sont deja a 4.2Ghz base.

La phrase complète est :

Citation :

AMD is also promising a 25% improvement in compute performance from the Piledriver CPU that replaces Bulldozer and a 50% improvement from the GPU in Trinity.

En gros ça voudrait dire que le plus gros des Trinity sera à 3.6GHz base [:razorbak83]

Message cité 1 fois

abw

Le boost en INT sera compris entre 5 et 10% a frequence egale ,disons 7.5%
en prenant la moyenne simple , il manque encore 17.5% pour atteindre les 25%
de "compute perfs" , ce qui est different de perfs/watts , puisque c est une indication
de la rapidité du future CPU, d ou les 15 a 20% de hausse de la frequence....

Message cité 1 fois
Message édité par abw le 28-02-2012 à 10:57:43

Fouge

J'ai ajouté 20% au plus gros des Llano (cad 3.0GHz base) ce qui donne 3.6GHz base.
Donc je pense que tu t'es un peu enflammé

abw a écrit :

Il parait que la version DT 2M/4C du Trinity aura une frequence base de 4.7Ghz.....

:bounce:

moyen_moins

chat réincarné

Ça ne marque ton truc que si tu compares au plus gros des FX-4xxx qu'on ne trouve quasi nul part...
Si tu pars d'un FX-4100/4120, c'est pas tout à fait la même histoire.

abw

Fouge a écrit :

La phrase complète est :

Citation :

AMD is also promising a 25% improvement in compute performance from the Piledriver CPU that replaces Bulldozer and a 50% improvement from the GPU in Trinity.

En gros ça voudrait dire que le plus gros des Trinity sera à 3.6GHz base [:razorbak83]

T as fait gaffe a ca dans ton quote..???..

Citation :

AMD is also promising a 25% improvement in compute performance from the Piledriver CPU that replaces Bulldozer and a 50% improvement from the GPU in Trinity.

La hausse de perfs c est pour le CPU qui remplace BD , pas question de Llano la dedans
si ce n est pour le comparatif des IGPs uniquement.....

Message cité 1 fois
Message édité par abw le 28-02-2012 à 11:03:26

moyen_moins

chat réincarné

Et puis ton quote, faut voir comment il a été interprété.
T'as une source ?

Fouge

abw a écrit :

T as fait gaffe a ca dans ton quote..???..

Citation :

AMD is also promising a 25% improvement in compute performance from the Piledriver CPU that replaces Bulldozer and a 50% improvement from the GPU in Trinity.

La hausse de perfs c est pour le CPU qui remplace BD , il n est question de Trinity
que pour les perfs IGP.

J'y ai justement fait gaffe ! Le +25% c'est sur la partie CPU de Trinity (qui passe à l'archi PD) et c'est bien entendu comparé à Llano.
Toi tu as considéré que le +25% c'était le gain entre Trinity et... Zambezi (FX-4170). Alors forcément t'arrives à un chiffre complètement irréaliste : Trinity à 4.7GHz base

Message cité 1 fois
Message édité par Fouge le 28-02-2012 à 11:21:56

moyen_moins

chat réincarné

:jap:

Message édité par moyen_moins le 28-02-2012 à 11:17:46

abw

Un peu tiré par les cheveux ton truc.....

Moi je lis que Vishera , le CPU qui remplace BD sera 25% plus perfs que BD,
et que l IGP de Trinity , le remplacant de Llano , aura 50% de perfs en plus que celui de ce dernier....

Message cité 2 fois

Fouge

abw a écrit :

Un peu tiré par les cheveux ton truc.....

Moi je lis que Vishera , le CPU qui remplace BD sera 25% plus perfs que BD,
et que l IGP de Trinity , le remplacant de Llano , aura 50% de perfs en plus que celui de ce dernier....

Du coup, d'après ton interprétation, ce serait Vishera 2M qui serait à 4.7GHz base, et non Trinity

edit:

+25% en passant de BD à PD -> je n'y crois pas
Trinity à 4.7GHz base -> je n'y crois pas
+25% en "digital multimedia workload" entre Llano et Trinity -> j'y crois (mais ce ne sera pas représentatif du gain moyen)

Message édité par Fouge le 28-02-2012 à 11:30:06

moyen_moins

chat réincarné

Sans compter que dans un TDP de 100-110W, j'aimerais bien voir tenir 2M/4T à 4,7GHz et un IGP à mi chemin entre une 5670 et une 5750, même en 32nm...

Si je fais les comptes :

FX-4120 (3,9GHz base) : 95W TDP
L3 qui dégage -> 20% de conso en moins
Resonating clock -> entre 5 et 10% de conso gagnée ==> total gagné 27,5%
7750 -> 55W TDP en 28nm moins l'IMC partagé avec le CPU mais NB en plus dans l'APU donc opération blanche (aller, léger gain de 10W car VLIW4, pas la même logique)
95*(1-0,275)+45 ~ 114W ~ 111W affiché dans CPUZ pour l'A8-3850

ça me parait déjà compliqué d'aller au delà de 4GHz en continu, alors 4,7GHz [:transparency]

abw

BD a eu droit a un process 32nm pas mature du tout en plus de defauts
du flloorplan , les deux ont abouti a une conso excessive , mais nul
doute que le process s ameliore et avec deux revisions la conso
peut etre reduite de 30% au grand minimum...

Message cité 3 fois

maerens

abw a écrit :

30% et le reste... Mais ne viens pas croire que le 32nm sera beaucoup plus aboutit sur Trinity.

de plus 4,7Ghz je n'y crois pas non plus...

Cependant le +25% je dois admmettre que c'est faisable avec une fréquence relativement hausse, et un IPC revus, un système de cache résolut,
le cache snooping résolut(je n'y crois pas il faudrait carrément redisigner la puce)... et bien au final vishera pourra être 25% plus perfs à conso identique...
reste à améliorer le 32nm, qui visiblement a du mal.donc pour le 25%, il faudrait visiblement faire de gros effors.

Message cité 2 fois
Message édité par maerens le 28-02-2012 à 12:46:53

---------------
Crossfire R9-290x/290 (1Ghz 1300mhz;1Ghz 1350),I5 4690K 4,6Ghz 1,25V; Asus sabertooth Z97 Mark2; Cooler Master HAF X; Samsung 840 PRO 128GO ; Caviar Green EARS 1TO; Caviar RED EFRX 2TO; 8GB G-SKILL 1600 cl8; CORSAIR AX860I .

moyen_moins

chat réincarné

abw a écrit :

30% ? Et quand bien même, t'es loin de 4.7GHz [:ddr555]

gliterr

maerens a écrit :

30% et le reste... Mais ne viens pas croire que le 32nm sera beaucoup plus aboutit sur Trinity.

Et pourquoi ca ?
Il serait temps qu'il soit mature ce process.

maerens a écrit :

de plus 4,7Ghz je n'y crois pas non plus...

Ca apparait vraiment gigantesque, il faut bien le reconnaitre.

maerens a écrit :

Cependant le +25% je dois admmettre que c'est faisable avec une fréquence relativement hausse, et un IPC revus, un système de cache résolut, le cache snooping résolut(je n'y crois pas il faudrait carrément redisigner la puce)

Ca veut dire quoi ca au juste ?

http://www.coolinterview.com/interview/4354/

Citation :

Snooping protocol is for maintaining cache coherency in symmetric multiprocessing environments.

Message cité 2 fois

Fouge

gliterr a écrit :

Citation :

cache snooping résolut(je n'y crois pas il faudrait carrément redisigner la puce)

Ca veut dire quoi ca au juste ?

http://www.coolinterview.com/interview/4354/

Citation :

Snooping protocol is for maintaining cache coherency in symmetric multiprocessing environments.

RealWorldTech

Citation :

While the L1D is mostly included in the L2, there are some situations where lines can reside in the L1D without being present in the L2. As a result, the L1D may need to be snooped when another core misses in the L3 cache. This is extremely undesirable, since there will be substantial snoop traffic in a Bulldozer system which will cost both power and performance if the L1D caches must always be snooped by remote cache misses. In Nehalem, the L3 cache is inclusive precisely to eliminate this sort of snoop traffic. It stands to reason that Bulldozer was designed to eliminate snoop traffic to the L1D caches and instead have the L2 cache for each module handle all the coherency snoops for that module. Unfortunately, AMD was unwilling to disclose the precise nature of their coherency protocol at Hot Chips, so we will have to wait to find out more details.

One disadvantage of a write-through policy is that the L1D caches do not insulate the L2 cache from the store traffic in the cache hierarchy. Consequently, the L2 cache must have higher bandwidth to accommodate all the store traffic from two cores, and any associated snoop traffic and responses.

Hardware.fr

Citation :

Le cache L3 est décrit par AMD comme étant de type « cache victime à relation non-inclusive ». Victime, car les données du L3 sont les données qui ont été évincées du L2. En cas de succès de lecture dans le L3, la donnée est remontée dans le L1D du core concerné. A ce stade, il est important de noter qu'une donnée présente dans le L1D n'est pas forcément présente dans le L2 , et donc la relation entre les caches n'est pas 100% inclusive. Et alors ? Eh bien une relation de caches non intégralement inclusive ne permet pas d'affirmer qu'une donnée qui n'est pas dans le L2 ne se trouve pas dans un des L1D, et le maintien de la cohérence nécessite alors de vérifier les caches L1D de chaque core, ce que l'on appelle « cache snooping » et dont nous avons déjà parlé lors de l'étude du Nehalem. Cette étape de maintien de la cohérence est une forte source de ralentissement, et c'est l'un des défauts majeurs du sous-système de caches du K10, défaut d'autant plus pénalisant que le nombre de cores est élevé. AMD n'a pas dévoilé si le Bulldozer intégrait une parade à ce problème.

Le Doc

Citation :

WCC is a joke in the current BD implementation and is not able to catch up with the massive loss that comes from the L1D. The entire caching-system is lowering the performance of the µarch. The L3 is a non-inclusive victim cache (L2 data are evicted to the L3) with data transfered from L3 to the L1D of the expected core without being copied to the L2. That mean high snoop traffic in order to keep the coherency correct. And snoop traffic is something really unwanted from a bandwidth/performance pov. There is a pardox here : The L1 is in Write-through, but you're not sure a data not in L2 is not the L1D of another core.

Message cité 1 fois
Message édité par Fouge le 28-02-2012 à 17:13:31

NoradII

Il y a 17 ans naquit un PC

abw a écrit :

Le boost en INT sera compris entre 5 et 10% a frequence egale ,disons 7.5%
en prenant la moyenne simple , il manque encore 17.5% pour atteindre les 25%
de "compute perfs" , ce qui est different de perfs/watts , puisque c est une indication
de la rapidité du future CPU, d ou les 15 a 20% de hausse de la frequence....

non.

Fouge a écrit :

envisagé sous cet angle

abw a écrit :

Un peu tiré par les cheveux ton truc.....
Moi je lis que Vishera , le CPU qui remplace BD sera 25% plus perfs que BD,
et que l IGP de Trinity , le remplacant de Llano , aura 50% de perfs en plus que celui de ce dernier.

Il en est de même pour tes propos [:mouais]

abw a écrit :

BD a eu droit a un process 32nm pas mature du tout en plus de defauts du flloorplan, les deux ont abouti a une conso excessive , mais nul doute que le process s'ameliorera et avec deux revisions la conso peut etre réduite de 30% au grand minimum...

Petit rappel :
T'es pas chez les bleu, ici [:dream49]

maerens a écrit :

(...)
Cependant le +25% je dois admmettre que c'est faisable avec une fréquence relativement hausse, et un IPC revus, un système de cache résolut,
le cache snooping résolut(je n'y crois pas il faudrait carrément redisigner la puce)... et bien au final vishera pourra être 25% plus perfs à conso identique...
reste à améliorer le 32nm, qui visiblement a du mal.donc pour le 25%, il faudrait visiblement faire de gros effors.

-Non plus.
-illogique, car tout deux basés sur un même écosystème.

gliterr a écrit :

Et pourquoi ca ?
Il serait temps qu'il soit mature ce process.

il le sera, Oui.

Message édité par NoradII le 28-02-2012 à 17:33:52

---------------
valid.x86.fr/575505 /842925 /902578

gliterr

Fouge a écrit :

alors ? Eh bien une relation de caches non intégralement inclusive ne permet pas d'affirmer qu'une donnée qui n'est pas dans le L2 ne se trouve pas dans un des L1D, et le maintien de la cohérence nécessite alors de vérifier les caches L1D de chaque core, ce que l'on appelle « cache snooping » et dont nous avons déjà parlé lors de l'étude du Nehalem. Cette étape de maintien de la cohérence est une forte source de ralentissement, et c'est l'un des défauts majeurs du sous-système de caches du K10, défaut d'autant plus pénalisant que le nombre de cores est élevé.

Et donc, c'est quoi le soucis de cache snooping avec le BD ?

NoradII

Il y a 17 ans naquit un PC

BD passe sont temps à vérifier la présence de données récentes dans le L1d, parce que la liaison inter-clusters, est d'autant plus stressantes que ne l'était celle inter-cores des X4/X6, pour la simple est bonne raison qu'il y a un second niveau de vérification (L1d des autres cores).
FX > vérification inter-cluster > vérification inter-core ;
X6 > vérification inter-core ;

Message cité 3 fois
Message édité par NoradII le 28-02-2012 à 17:49:58

---------------
valid.x86.fr/575505 /842925 /902578

maerens

NoradII a écrit :

ce qui induit des temps de latences élevés...

Message cité 1 fois

Profil supprimé

Pas seulement!
C'est aussi pas loin de 900 pages sur le Topic principal [:boy a]

NoradII

Il y a 17 ans naquit un PC

maerens a écrit :

ce qui induit des temps de latences élevés...

pas seulement.
[BIERMAN_SHORTCUT_OUT]
l'implentation du WT dans des banks séparer d'un core à un autre ne facilite pas la donne. Et .. Il y a pire (sic).
[/BIERMAN_SHORTCUT_OUT]

Message cité 1 fois

---------------
valid.x86.fr/575505 /842925 /902578

Profil supprimé

Dans l'horreur on peut toujours faire pire
Tu ne m'apprends rien là [:tripotanus:1]

Sinon aujourd'hui, j'ai failli acheter du Brazos !

Message édité par Profil supprimé le 28-02-2012 à 20:10:08

maerens

NoradII a écrit :

pas seulement.
[BIERMAN_SHORTCUT_OUT]
l'implentation du WT dans des banks séparer d'un core à un autre ne facilite pas la donne. Et .. Il y a pire (sic).
[/BIERMAN_SHORTCUT_OUT]

le cache snooping c'est comme si t'avais un vers intestinal... ca bousille le rendement et il Faut le faire sortir...

en parlant de sortir [:onizuka_dark]

Message édité par maerens le 28-02-2012 à 20:10:52

NoradII

Il y a 17 ans naquit un PC

[:badprocess]

Message édité par NoradII le 28-02-2012 à 20:11:50

---------------
valid.x86.fr/575505 /842925 /902578

gliterr

NoradII a écrit :

Bon, donc c'est ce qu'on disait alors.
AMD ne change que le système de cache, on doit bien gagner 10% quoi.

NoradII

Il y a 17 ans naquit un PC

Non. Les pertes sont de 2/3 des gains maximaux théorique. Et l'indice n'est certainement pas de 30.

Message cité 2 fois
Message édité par NoradII le 28-02-2012 à 21:37:44

---------------
valid.x86.fr/575505 /842925 /902578

maerens

NoradII a écrit :

Non. Les pertes sont de 2/3 des gains maximaux théorique. Et l'indice n'est certainement pas de 30.

de toute facon on le sait, le plus gros gain se fera sur la fréquence. et moi perso, si l'aspect conso est salement résolut, et que les perfs monothread sont supérieure à mon PH II peut importe la fréquence et bien je dois admettre qu'au pire je l'achète....ce que j'entends par salement résolut? 250W 4,7Ghz et pas 384W... parce que c'est dingue comme au dessus des 1,4V il y a des fuites, ce sera résolut cet aspect? car les fuites induisent une démesure de conso abominable...

ou sinon, j'attends en fréquences stock, imaginons un hypothétique 4,2Ghz et bien j'exige 180W et je suis gentil en voyant ce que consomme le concurrent.

mais je ne me fait pas d'illusion, vu la tronche du 32nm... même rodé...

Message édité par maerens le 28-02-2012 à 22:38:38

moyen_moins

chat réincarné

NoradII a écrit :

Excuse moi d'encore la ramener mais le charabia en 1ère phrase, j'y panne que dalle après 2 lectures (ça s'arrange à la 3ème ceci dit).
Tu commences une phrases, tu ne la finis pas ou alors la ponctuation n'est pas bien placée ou bien du vocabulaire ou expression n'est pas utilisé à bon escient.
C'est con car tu as l'air (je passe pas mon temps à relire 3 fois tous tes posts ) d'apporter une contribution potentiellement intéressante à la discussion.

NoradII a écrit :

Non. Les pertes sont de 2/3 des gains maximaux théorique. Et l'indice n'est certainement pas de 30.

Je dois être nul, je comprends pas
De quels gains on parle ? A combien ils se chiffraient ? Indice de quoi ? la conso ? :??: ²²²²²²²

Message cité 3 fois
Message édité par moyen_moins le 28-02-2012 à 23:19:34

maerens

moyen_moins a écrit :

Je dois être nul, je comprends pas
De quels gains on parle ? A combien ils se chiffraient ? Indice de quoi ? la conso ? :??: ²²²²²²²

il indique que l'ont ne perds pas plus de 2/3 des gains si je comprends bien, pour l'indice, faut que je relise ce qui est dit avant car je ne vois plus le contexte.

EDIT; après relecture, je reste dans le flou, s'agit t'il d'un %?parle t' il parle du système de cache?

Message édité par maerens le 28-02-2012 à 23:29:32

moyen_moins

chat réincarné

J'suis paumé [:joce]
Enfin bon, encore 1mois et 1 jour avant le début du 2ème trimestre :whistle:

Message cité 1 fois

Publicité

Page : 1 2 3 4 5 .. 17 18 19 .. 93 94 95 96 97 98

Page Suivante

Page Précédente

Haut de page

FORUM HardWare.fr

Hardware

Processeur

[Topic Unique] APU AMD Trinity & Richland • FM2 / 32nm

Sujets relatifs
Intel cvs AMD? Where is a questions	Sapphire AMD Radeon HD 6950 HS? SAV => des avis?
[Sondage] Quelle AMD HD 6970 OC choisir ?	[HFR] Actu : AMD FX Next (Piledriver) sera FMA3
[HFR] Actu : AMD met la pression sur le 32nm	[Résolu] [PC HP] M2N61-AR Le sort qui s'acharne...
Configuration INVENTOR 2012	[HFR] Actu : AMD Catalyst 11.9
Plus de sujets relatifs à : [Topic Unique] APU AMD Trinity & Richland • FM2 / 32nm

Page générée en 0.129 secondes