Reprise du message précédent :
http://i114.photobucket.com/albums [...] eBuldo.jpg

ouai et ben on a été surpris... de tes réactions.

Bien sûr qu'il fallait pas le prendre comme un 6 coeurs le FX6... J'ai toujours dit "2n quasi coeurs" Moi je dis, AMD si tu nous entend, fait le système de Fusion Core, et basta. Renomme en 4C/8T également. Parce que sans ce Fusion Core, le problème est qu'avec 1 thread, 1/2 coeur sera utilisé...

Tu auras des bonnes perfs mono, des perfs multi-thread convenables (gain au bout de n threads équivalent à l'HT), et voilà quoi...

Oui, parce qu'en gros, en Integer, y a pas trop de gain si c'est le contraire... En FP, ça a l'air d'être pas mal par contre.
Bizarre ça. Pourquoi ils ont pas mis deux ALU de K10.5 un peu retouchées ?

 
AMD les présente comme tel hein...  
 

 
 
et ben même si en integer y a pas de gain moi je dit bravo AMD j'ai compris pourquoi il ont utilisé FX comme suffixe c'est parce qu'ils ont recyclés leurs K8 des tiroirs  

Ça c'est pcq y'a un truc que je ne vous ai pas dit.
Sous mon pseudo se cache le nom de Craig Barrett.  

 
Oui, m'enfin... Non. AMD les présente comme des coeurs.
 
C'est limite honteux... Appelle ça un module ou je sais quoi... Et les coeurs des "Clusters" ou un autre truc super classe

ouai en plus ca trompe les gens et ils se disent c'est nul un 8C ne bat pas un 4C Sandy

Mon Dieu un faux fanboy.

De toute manière :
 
Petit raisonnement logique...
 
Unlocked => Pas vendu aux OEM (car ils ne veulent pas d'o/c)  
 
Or, si tu ne vend pas aux OEM, tu vendrais aux particuliers.
 
Or, ceux ci s'y connaissent. Et ne prendront pas un 8C qui se fait bouffer par un 4C.
 
D'où, le processeur ne se vendra pas...

 
http://forums.vr-zone.com/hardware [...] st10429603
 
FX-8120 B2

 
Les images proviennent de louislkw, celui qui avait des benchs outdoor pour ceux qui s'en souviennent  
 
Doc TB :
 

 
http://www.xtremesystems.org/forum [...] ost4946408

 
 
 
il est au courant que ca fait des mois que ont est passé à la version 2.03

Il se déchaîne le TB là
Bizarre quand même ça
Le cos étant une somme infinie de (-1)^(2k)*x^(2k)/(2k)!  (de mémoire, pas taper ^^) et que tu dois avoir de grosses améliorations sur le FDIV et probablement MUL...
Bizarre qu'ils aient fait des instructions bien plus lentes que les anciennes (et que Prescott ?)

OU ALORS : les concepteurs étaient des fanboys Intel

j'ai environ 11 avec mon x4 4ghz et 2600 imc+ 1600 ram 8 8 6 18
 
ca donne quoi avec un Thuban???

Il possède la version hwbot qui n'est peut-être pas aussi à jour que la version officielle.
Le gars est overclocker, cela explique peut-être cela ...

Il nous dit grosso modo que le CPU est totalement foiré, buggé jusqu'à l'os ou bridé par le microcode... j'ose espérer que la bonne réponse est la 3e.

 
Tu sais ce qu'il faut en conclure ?
 
Fusion Core, et hop, un FX8 devient un X4 + 50% au moins...

 
Je pense le 1 et 2 et 3    
 
Sérieusement... La puce est définitive. Oui, elle l'est...
 
Pourquoi un bridage ?
 
Foiré pourquoi pas ?

au départ je croyais qu'ils allaient faire ca, mais le marketing...  

Ecoute, faut qu'ils fassent ça, c'est possible...

Tu consomme un peu plus....

Si les piètres performances sont un bug (du décodage par ex), alors le résoudre sera pas mal...

Question subsidiaire : Quid des latences/débits très faibles des caches, Doc TB ? ^^

Ou mon hypothèse des fanboy Intel. Ou comment transformer a+b (1 cycle) en b+(b*a)-[a*(b-1)] (1+3+3+1+1 =9 cycles...)

c'est un peu tard maintenant non?
 
ça  change pas grands chose, sur le Llano passer de 3,5 à 3,8ns ne change strictement rien dans les perfs.

quoi le FM2 est annulé??... logique car:
buldo ne peut être que foiré, comme ils en ont produit, ils sont obligés de les vendre, à prix coutant sinon ils leur resteront sous le bras
 
DONC >>>>>  *  Soit piledriver en 28nm et FM3 en fusion/piledriv en FM3 (voir FM4 avec DDR4)... et au plus vite!!!! core fusion ET sans fusion pr les FX
                    * Soit ils font faillite
                    * Soit ils ont quand meme la chance de vendre des G34 pr éviter la faillite...
 
Objectivement, je ne vois pas d'autres possiblités (malgré mon pseudo )

 
Mise à jour du microcode, mise à jour de BIOS, etc...
Et OS pour le "Fusion Core"...  
Sauf que là, c'est pas de 3.5 à 3.8... Et les débits sont bien en retrait (sauf L3 & mémoire, et encore, surtout la lecture, le reste...).

 
1. le socket PM2, normal qu'il ne sortira pas vu qu'il n'a jamais été prévu
2

Source??  
3. si le FM2 est annulé c'est qu'ils sont fidèles à leurs réputation et que cela ne justifiait pas une upgrade sauf pour l'unification des sockets
4. les opterons 6200 n'ont rien a voir avec zambezi qui lui est dérivé des 4200, donc la chance n' a rien a voir la dedans.
5. Ils font faillite? ou pas ils ont encore les CG et l'entrée de gamme.
6. qui te dit que pildriver n'est pas intégré des le zambezi

Perso FM2 abandonné, si c'était avéré, je verrais ça comme l'aveu d'un Zambezi ne constituant pas la base espérée pour Piledriver.
En gros, il repartirait donc sur du neuf (à nouveau)    
 
Ou pas... trop de cacophonie  

Le doc m'inquiète quand même un peu quand il dit que le gros problème vient des int, car ça voudrait tout simplement dire qu'AMD a utilisé des cores Bobcat au final, malgré les différences représentées sur les diagrammes.

 
2. C'est vite dit, mais on s'en doutait depuis OBR... Sauf que ce dernier est si con qu'il a beau dire vrai, il est pas tellement cru. Peut être, d'où l'absence de réponse d'AMD...
 
5. Mauvais ça. Se cantonner à l'entrée de gamme c'est vraiment pas top...

 
Ou alors une redéfinition propre du module (instructions à latences faibles surtout en INT (on reprend la FP légèrement corrigée), débit des caches élevé, IMC encore meilleur, cache réduit, plus de modules = coeurs, concept de Fusion Core, Front-End revu pour être encore plus efficace et ne pas saturer).
Sauf que pas mal de choses pourraient être corrigées.  
 
Par exemple, les latences des caches, le Fusion Core et pourquoi pas le principe de décodage pourrait être revu par microcode...
 
Mais ce qui m'étonne vraiment beaucoup, c'est l'inefficacité des INT. Soit 1/2 module. Si la FP est pas mal en soit (sauf certains instructions selon TB, décodage nul ?), le INT, c'est pas brillant et environ 80-85% de K10.5...
Et le L2 tourne haut en latence, le CPU NB est de 2200. Contre CPU Speed pour les SB. Certes, ça fait pas beaucoup de perfs, mais... Quelques % par ci par là...

 
J'espere de tout coeur que t'as raison, mais.... wait and see encore une fois
 
N'empeche que je vais tout faire pour attendre de voir ce qu'il donne dans les bench officiels avant de me monter une nouvelle machine (si je vs disais ce que j'avais vous vs cotiseriez pr m'acheter un kit athlonII x2, lol)

Mauvais choix.
 
Si le code ne permet pas de remplir les différents pipelines tu n'atteindras jamais le max théorique.
Et le codes des softs normaux sont très loin de permettre une utilisation optimale des pipelines.
Par exemple, très peu de code permet d'occuper à plus de 50% les pipelines FP.
 

Au lieu de chercher à fusionner les cores, mieux vaudrait ajouter un pipeline INT par core et augmenter de 50% la capacité de dispatch, prefetch, et decoding.
Cela ferait augmenter d'environ 10% la taille d'un core, mais les perfs théorique en INT seraient augmentées de 33%, ce qui manque cruellement au Buldo.
 

Avec ce genre de mentalité faudra pas venir pleurer si tu dois vendre un rein pour te payer les futurs proc Intel ..  !

Ça reste plus puissant que le fait d'utiliser la moitié (enfin, un peu plus...) de la puissance du module ! Tu vois bien que quand y a un thread, tu as une ALU qui fout rien... Pourquoi ne pas activer un petit bout de die en plus ?
Et ça compensera le fait que BD est une daube en mono-thread...
Puis la dispatch entre les deux ALU pourra être fait par l'unité de décodage...

Ou les deux De toute façon, y a qu'à virer un peu de cache et voilà, on reste dans la même taille

Virer un peu de cache permettrait à AMD de sauver un peu de cash et de se sauver lui-même en même temps.

 
 
+1 elle servira à rien toute cette cache.

Dire que le développement du Buldo a nécessité 6 ans de travail acharné et l'abandon d'au moins une pré-version.
Si l'archi est merdique, AMD devra survivre encore 5 ans avec cette nouvelle architecture.
 
Sérieusement je ne sais pas comment ils vont pouvoir tenir.
 
Je crois que c'est la fin.

heu... ptete qu'il y a bcp de cache L2 histoire de faire des equivalents athlonII histoire d'augmenter les yields, vous croyez pas??
 
j'dis ca, j'dis rien...

Peut-être qu'avec moins de cache l'archi Buldo est encore plus merdique...

 
 Pas mal trouvée   . Non, moi je dis, faut :
1/ Virer l'équipe du BD
2/ Leur redonner des crayons pour dessiner des parties cruciales
3/ Faire nos "améliorations"
 

Je pense pas.

Dites, pourquoi on pourrait pas faire : L0 "Trace Cache" pour le décodage + L0/L1 pour les instructions de taille moyenne + gros L0/L1 pour le Data, et un L1/L2 partagé ? Une espèce de C2D...
Pas possible ça ? Enfin, ça m'est passé par la tête.

Pourquoi pas la désactivation de cache...

Genre FX-6, X-6 (moitié de cache), etc...

 
le BD normallement a un trace cache à la différence du Phenom.

Heu... tu veux vraiment virer les 7 mecs qui forment la seule équipe de développement de CPU chez AMD ?