Reprise du message précédent :
Les taux de pannes des composants
 

AH sa donne vraiment envie de suivre le topic, toute votre petite guerre a la noix pour savoir qui a la plus grosse. Alors qu' on attend toujours des infos potable sur Bulldo.

J'utilise des alims de marque que depuis que je suis passé sur S775. Avant, c'était du noname pure et dure
Y a que la P5B que j'ai poussé un peu (E6300 @3.33GHz pour 1.86GHz stock, limité par la RAM).
Par contre, sur toutes les cartes-mères sans exception, c'est le contrôleur disque qui cramait.

 
C etait precisé la, faut lire....
 

 
Le principe du buldo, c est d avoir un IPC elevé et CONSTANT, sans chute comme
c est le cas avec tous les processeurs actuels.
 
Si un SB a un peak de 3 instructions/clock , il depasse pas 1.4 en moyenne.
Buldo, lui, son peak est plus faible, mais sa moyenne est plus elevé :
 
Compared to previous AMD x86-64 cores [3-6], project goals
reduce the number of FO4 inverter delays per cycle by more than 20%, while
maintaining constant IPC, to achieve higher frequency and performance in the
same power envelope, even with increased core counts.

Je comprend pas. Tu dis ne pas connaitre le débit alors que tu répétais ad nauseum que le débit était inférieur à des Phenom, et maintenant les latences des instructions sont supérieurs (alors que le Llano connait un gain interessant sur le Phenom, soit dit en passant) et là encore, impossible de donner le moindre exemple.

Alors ?

Y'a que deux cas qui posent soucis ? Bon, ca va alors.
BD 3 fois plus lent que le Phenom, sacré MEI.

Je me contente d'en acheter 1 à la fois.
 
Et en ce qui concerne les chipsets je n'ai que du bon à dire à propos de ma DFI LanParty à base de nForce2.

La latence de certaines instructions peu paraître élevée, mais c'est pas si important que ça vu la conception du Buldo.

Vivement qu'il sorte (autrement qu'en slides évidemment)!

Au vu de la tournure de ce topic il est urgent qu'un leak indiscutable sorte rapidement...

Pour troller un peu, je n'ai jamais eu de souci en nForce, mais j'ai une DFI LanParty nf4 qui tourne toujours (c'est ma config' lol), ceci expliquant peut-être cela, il est vrai qu'au début, et après, c'était moins la joie.
Côté "AMD760", pas de problème non plus : KG7 + AMD761 + VIA686b ; config qui fonctionne toujours  

 
Bah c'est plutôt embêtant, non ?
Latence plus que doublée dans certains cas...
 

 
Tu l'as dit
 
Mais pas besoin d'un troll de plus

en même temps les nforce à peu pret correct de souvenir n'ont été que les nforce 4 (bonne époque du s939) et le nforce 3(me souvient plus socket A ? bref je sais plus)
 
les nforce 1 et 2 se cherchait pour savoir comment se démarquer (jusqu'à nforce 3 me semble il y avait encore du pare-feu hard sur la patte lan, tache qu'on a délégué à nos box internet car l'adsl commençait à se déployer)
 
et les nforce 5 à 7 ne sont que des assemblage de plusieurs petits puce pour cacher les manque d'un chipset obsolète juste retaggé couplé à un chapelet de puces tierce NV
 
il me semble par exemple que sur la gamme nforce 7 on pouvait facile voir le "chipset" être en fait un assemblage jusqu'à 3 puces sur la mobo
 
sauf erreur nvidia n'ayant remis toutes ces petites puce "cache misère" enfin sous un seul et vrai "die" que trop tard (nforce 790 ), vu que plus personne ne voulais plus entendre parlé de ce mécano de puce communiquant entre elle pour faire croire à une seule puce "clean"
 
on peut se rappeler comment le nf200 à souvent fait passé une vieille puce genre nforce 6 pour du nforce 7
même constat sur du nforce 5
 
et là toute la puissance de NV à retaggé sans perdre souffle toujours les vieille puce moisi par des artifice peu glorieux et qui n'aidait en rien la stabilité de cette girlande de puce additionnel bouche trou

 
 
Pis si finalement BD tiens la route, tu vas nous sortir quoi? que ta boule en cristale était moisie?

non que Ivy va tout casser  

Je disais "SI" le débit est moindre...  
Bon bah on a pas les chiffres du débit mais celui de la latence c'est déjà ça.

Il y a quand même un truc chelou dans les latences que tu as listé... ça ressemble à du SSE/AVX alors que pour le K10 c'est très clairement du x87.

Reste que les latences n'interviennent qu'à une des étapes, il faut aussi compter avec les goulets d'étranglement, et là il y a matière à amélioration.

Perso je suis impatient de voir ce que cette archi va donner tant elle change de K10.

Écoute, tu peut revérifier, j'ai mis en liens les PDF en question.
Pour le IMUL c'est sur que c'est les bon chiffres, pour les divisions ça reste plus flou car ce n'est pas exactement présenté pareil.

 
C'est ce dont je me souviens aussi.  
 

 
Sur nForce 4 aussi hélas... ma DFI en était pourvu d'un, source de problèmes jamais résolus (+ bouffe de pas mal de RAM), que j'ai désactivé en passant du Speedtouch USB à la Freebox !
 
[/mode Troll]
 
 
Sans rire, il sont où les leaks qui nous avaient été promis la semaine dernière ?  

Ça en fait des choses quand même où tu te trompes/interprètes en croyant dur comme fer que tu as raison (débit d'instructions, abstraction de l'architecture interne vs. latence de certaines instructions, taille du die)  
En fait, au lieu d'être hyper négatif et tout ramener à Intel et SB/IV qui déchire(ra) tout, tu pourrais juste attendre 2mois et revenir plus tard ? Hein ? Merci

+1 et même je suis sur qu'on pourrait l'aider un petit peu    
 

Non et puis s'il a raison (ça me ferait sérieusement mal au cul mais c'est possible), ça sera encore mieux pour lui de revenir dans 2mois et nous saouler
Alors que là, il fait juste chier en racontant ses vérités.

La taille du die, désolé mais je me suis basé sur des chiffres remontés par Marc.
Alors peut-être qu'ils sont faux, peut-être pas, en attendant ils ont été remontés par des sources sérieuses, et il était nécessaire de ce poser la question de savoir si finalement le CMT était si intéressant que ça point de vue performances/mm².
 
Pour le débit, justement je disais attention. Avoir plein de pipe en // c'est bien, mais il faut continuer d'avoir un bon débit d'instructions, sinon ça ne sert à rien.
(cf. Netburst vs P6 par ex. - certes là c'est presque le grand écart, mais pour illustrer...).
 
Il se trouve que les latences d'instructions ont augmentées (ce qui justifie un peu mon interrogation originelle), ce n'est pas de ma faute, et c'est AMD qui nous fournis le PDF en plus.
 
Alors ça peut vous plaire ou non, mais les faits sont là, probablement qu'un coeur de Bulldozer aura un IPC moindre qu'un coeur de Phenom II.
Mais ouf! Il y aura 8 "cœurs" au lieu de 6... Il y aura des Turbo jusqu’à ~4,0+GHz au lieu de n'être qu'à ~3,5GHz en pointe... Ouf tout le sous-système d’accès aux données - contrôleur RAM, caches L1/L2/L3 - on été améliorés...
 
Mais au final chaque cœur d’exécution de Bulldozer sera moins bon qu'un cœur d’exécution de Phenom II X6.
Et là, finalement, on sera en droit de se demander si avec le même traitement niveau contrôleur RAM, caches & autres, les cœurs type K10 n'auraient pas pu proposer plus de performances globales, même en n'étant que 6...

Mais ça n'engage que toi ça...

Depuis le début, l'ami JF se tue à répéter qu'il n'y aura pas de régression de ce côté, et vu la gueule de l'archi c'est difficile de ne pas le croire.

La FPU est facile 3x plus complexe dans BD que dans K10.

 
c'est clair que c'est agaçant, s'il vénère autant intel, il devrait plutôt allait faire sa propagande dans le topic sb par exemple

Non mais c'était pareil avant la sortie des 5870.  
Il a squatté je ne sais pas combien de mois le sujet pour au final en acheter une...
 
Il n'est donc pas completement perdu
Surtout qu'il sera facile de savoir dans moins de deux mois si il avait raison... ou pas.
 
En fait la nforce 3 était aussi sur socket 939 et supportait l'agp.
Le nforce 4, le pci express.

Ouai enfin si il parle de performances globales 6 threads vs. 8 threads, oui c'est sur qu'AMD a fait ce qu'il faut pour que le Bulldozer reste devant le Phenom II X6.
Mais 1 thread vs 1 thread c'est déjà moins assuré.
 
Et comme dit, ce n'est pas parce que les cœurs Bulldozer sont sauvés par le système de cache et un contrôleur RAM amélioré, qu'en soit les ALU/FPU elles-mêmes sont meilleures. En tout était de cause, les PDF disent le contraire.

Les PDF, ils te disent que...
 
BD a une FPU qui se tape 4 ports de 1-4 pipelines, certains pipelines étant dupliqués.
 
K10 a une FPU qui se traine 3 ports de 1-2 pipelines: FADD+SSE, FMUL+SSE et FSTOR.
 
Côté ALU/Int c'est pareil, le nombre de ports diminue (6 -> 4) mais ils sont plus "couteau suisse".

Ils me disent surtout que si je veux faire une division flottante sur 80 bits je vais attendre 42 cycles pour avoir le résultat au lieu de 24 cycles...
 
Si on prends le meilleur cas :
Un Phenom II X6 sort 6 divisions tout les 24 cycles.
Un Phenom II X4 sort 4 divisions tout les 24 cycles.
Un Bulldozer sort 8 divisions tout les 42 cycles.
 
Pour faire 8x6 divisions il faut 192 cycles à un Phenom II X6, 288 cycles à un Phenom II X4 et 252 cycles à un Bulldozer.

A t'entendre, on a un BD équivalent à un X6 à fréquence égale, au mieux.
Et tirer des conclusions alors que dans le fond, t'en sais rien du tout...
Par contre, je te félicite : pas un seul mot sur Intel dans ce post

 
dans cette phrase => certitude , probabilité ... donc tu sais mais t'es pas sûr ? p'tet ben qu'oui, p'tet ben qu'non!

Et bien, vu ta certitude sur le sujet, décris nous un cas pratique qui le démontre.  
Ainsi, tu prouveras que tu as raison avec un raisonnement illustré qui convaincra tout le monde.
Merci

Non mais la latence d'une instruction sans son débit ça ne sert à rien

Il est probablement sûr de lui

C'est pas le throughput justement le maitre mot sur BD ?
J'avais essayé de souligner ce point mais encore une fois, MEI ne lit pas.

 
Le débit on peut le calculer à la main, vu qu'on nous dit quelles unités peuvent executer quelles instructions et qu'on a le diagramme détaillé du CPU...
 

 
=> C'est donc bien le nombre de cycle qu'il faut pour avoir le résultat de l'instruction...

Le throughput que sort le die complet c'est bien, mais j'aime aussi avoir des perfs même quand j'ai qu'un thread qui tourne sur mon CPU...

 
+1 toutes mes CM quelles aient des chipset intel nvidia ou via ont toujours bien fonctionné et la plus part sont encore se service  a7V KT133,K8Vse deluxe KT800,A8N sli premium Nforce4 et MA790XT UD4P (pour les Vtech et DFI socket3 aucunes nouvelles )

Pas vraiment, en tout cas, ça ne sert pas plus à rien qu'avec son débit
 
Il faut ajouter les possibilités d'exécutions concurrentes, parfois au sein même d'un pipeline, parfois non.
 
Passer de 3 ports à 4 avec plus de possibilités (pipelines) derrière chaque, c'est déjà plus parlant.
 
Dans l'absolu, une latence plus importante peut aussi impliquer un meilleur ordonnancement des instructions, donc un meilleur débit pratique.

toute façon  
bulldo  
sandy jonquille  
ou  
ilvy Pas sous un bridge
 
pour l'encodage video ça sera toujours moins pourri que le gpgpu actuel

Oui sauf qu'entre temps ton pipeline n'attends pas forcément sans rien foutre avant de commencer à exécuter l'instruction qui suit.

Et donc ?
Ah oui, les latences sur 3 instructions sont moisies donc BD < X6