Reprise du message précédent :
Et pourquoi pas Groo_ on ? (Comprenne qui pourra.)
 
 

C'est simple.
Intel ne peut pas car les perfs de l'HT ne sont pas toujours au rendez-vous.
 
T'imagines les résultats d'un bench qui comparerait un board dual socket avec deux 8-cores natifs (16 vrais cores) contre un Xeon 16-cores "HT" ?
Ça ferait très mal à l'image d'Intel puisque la seule conclusion possible serait d'écrire que le Xeon 16 "cores" est une vraie bouse de lama albinos.

 
Tu parle d'une nouvelle architecture conçu par SUN.
Je me demande qu'elles seront les applications, serveur, super calculateur ?

???
 
 
 

C'est plus pour du HPC effectivement, ceci dit ça m'a permis de comprendre tout l'intérêt du CMT par rapport au SMT utilisé actuellement chez Intel

Je suis le topic depuis son commencement et ce bulldozer s'annonce très bien    
Même si j'ai pas tout compris avec le charabia de Wirmish (mais ultra intéressant et pointu)    
Par contre je compte changer mon ordi décembre 2010 / janvier 2011 et je prie pour qu'il sorte à cet période (des infos vite...).
Méga drapal et allez AMD    
 

Tout ce que je peux dire c'est que les CPU à base de Bulldozer sortiront entre le 1er janvier 2011 et le CeBIT de Hannover.
Je peux aussi ajouter, sans risquer de me tromper, que dès leur lancement la barre des 3 GHz sera franchie...

et pour l'o/c ?
ça montera haut selon tes estimations ?

À ce qu'il paraît une image vaudrait 1000 mots...
 

Que quoi ? Le 32nm sera 50% de mieux que le 45nm en Overclocking ?  
 
Je veux le 01/01/10 un Phenom III X6 à 3.40GHz et au prix du Phenom II X4 955BE !!!

non il ne s'agit pas d'o/c sur l'image

De la qualitay du process, alors ?
Ca joue dans l'OC ...

certes
 
ou bien ça permettre à AMD de proposer des CPU à 4,5Ghz

attention quand même aux effets d'annonce ! ne vendons pas la peau de l'ours .....

 
Je pense que 3.60GHz ne sera déjà pas mal du tout, si cette fréquence n'est pas atteinte par l'hypothétique Phenom II X4 975 Black Edition .

Moi je comprend que le slide dit que le 32nm offrira jusqu'à 50% de perfs/watt de plus que le 45nm.
Ce qui veut dire, selon moi, que le TDP de 140W d'un Phenom II XXX actuel tomberait à ~90W en 32nm.
Ce qui laisserai alors la place à des fréquences plus élevées... jusqu'à ce qu'un CPU atteigne de nouveau la limite des 140W.
 
Le problème c'est qu'il n'y aura pas de Phenom II en 32nm, et qu'on ne pourra pas comparer directement ces 2 finesses de gravure.
Faudra comparer les perfs/watt du Phenom II en 45nm vs les perfs/watt du Valencia en 32nm avec HKMG.

Mise a jour chez anandtech : http://www.anandtech.com/cpuchipse [...] i=3683&p=1
 
Donc pour clarifier les choses, ce schéma http://images.anandtech.com/review [...] ldozer.jpg représente un module et il compte pour 2 cores.

ca me rappel le pentium 1er du nom qui comportait 2 unités de traitements (équivalant à 2 486) les perfs était 60 à 70% supérieur à ce dernier

vous imaginez si du phenom II au bulldozer ont avaient droit à un tel bon en avant

Même mis à jour j'ai pas l'impression qu'il ait saisi pourquoi un "module" est considéré comme 2 cores...
 
Les threads sont gérés au-dessus d'eux, mais dans le module Bulldozer lui-même 2 threads peuvent très bien converger ou 1 seul diverger, mais ça il faudra se pencher dessus quand on aura plus de détails.

Enfin une info intéressante.
Tout le reste je le savais déja.
Anand est vraiment en retard sur ce coup-là.

tiens les soft se préparent au bulldozer
 
http://high-tech.portail.free.fr/i [...] bulldozer/

Salut,
Bravo Zack38, tu as réussi un topic sur l'architecture sans dire de bêtises, c'est assez rare pour être signalé !
 

 
Les cores réactivables, c'est comme l'overclocking. On créer des cpu bas de gammes pour recycler des "déchêts" de gravure, et les vendre quand même avec un défaut sur un core désactivé.
Ensuite, si la demande augmente pour la gamme de cpu en question, on rebadge des cpu bien gravés en bas de gamme, et l'activation devient possible.
 
C'est pour çà que les gammes actuelles sont si compliquées : refourguer un max de cpu, quel que soit le niveau de réussite de la gravure. Les défaut peuvent toucher différents endroits du cpu : unités d'exécution (avant c'était poubelle direct, mais aujourd'hui il y a plusieurs coeurs), cache, front end (possibilité de corrections dans une certaine mesure).
 
On peut donc trouver de tout, c'est comme au loto.

 
Merci !

J'en suis
bon pas comme un pro avec 15 ans de metier, mais je m'y étais penché dessus a l'époque de l'evolution du K6 sur Hfr, oui oui môssieur..
drapalisation pour ce topic
je suivrai tout ça avec grand interêt  
 
Zack38:

 
PS: Wirmish tu es mon dieu

Hum... je sais pas si c'est un compliment car si ce Pape représente le dieu auquel tu me compares, alors je préfère être ton diable.    
 

tu m'avait compris

Suite à la MàJ d'une news de PCInpact, j'ai appris que l'architecture Bulldozer sera incompatible avec les instructions 128bit . Je suppose que ce n'est une surprise pour personne, mais je tiens à le dire pour ceux qui le croyaient véritablement ...

Heu ?
 
Tu pourrais être plus précis ?
Pcq sans précision c'est pas facile de démolir la news de PCI.

http://www.pcinpact.com/actu/news/ [...] 8-bits.htm
 
En me basant sur le fait que l'architecture Bulldozer ne sera compatible 128bit que si un système d'exploitation sera capable de l'utiliser, et que Windows 8 ne le sera pas, l'architecture Bulldozer sera incompatible 128bit .

Je pensais pas que tu parlais de cette news là.
 
Comme je l'ai déja dit (ici) :

J'ai aussi posté le lien du guide de programmation 128/256 bit -> ICI
 
Extrait: The AMD64 instruction set is divided into seven subsets:
               • General-purpose instructions
               • System instructions
               • 128-bit media instructions
               • 64-bit media instructions
               • x87 floating-point instructions
               • 128-bit and 256-bit XOP media instructions
 
           

Sur cet extrait du guide on peut voir que les registres ont bien 256 bit (8 cases de 32 bits)
 
Windows est un OS écrit avec des INT, et les INT sont 64 bit.
Ce sont les FP/SIMD qui seront compatibles avec les instructions 128/256 bit. (256 bit exécuté avec 2 FP de 128 bit.)
Le guide de programmation indique comment l'OS peut permettre d'accéder aux instructions 128/256 bit.
Windows 8 activera automatiquement ces instructions lorsqu'un Bulldozer sera détecté, alors qu'un patch sera nécessaire pour Seven/Vista/XP.

Oui, m'enfin, tu avais compris ce que je voulais dire .  
Le 64bit n'étant pas encore un standard, Microsoft repoussera l'arrivée du 128bit jusqu'à ... ? 2015 ? 2018 ?

Le 128 bit INT ne sert absolument à rien... pour l'instant.
On ne verra donc pas d'OS entièrement 128 bit avant 2024... au minimum.
 
Le 64 bit permet d'adresser jusqu'à 17.2 milliards de gigaoctets de mémoire, soit 16 exaoctets, ou encore 18,446,744,073,709,551,615 octets.
Naturellement, en pratique on fixe des limites bien en deçà de la théorie -> MS OS 32 vs 64 bit
 
Si on avait un disque dur de 16 exaoctets, on pourrait y enregistrer un film d'une durée de 19,484 ans, avec 1 Mo par images @ 30 FPS.

Pour rappel le 32 Bits compilable et adressable existe depuis près de 15 ans, je pense que l'on peut utilisé cette base avant de voir s'épuiser le 64 bits. je dis cette base parce que les ouvertures du 64 bits sont plus nombreuses et plus avantageuses que celles du 32 bits, cela pourrait donc porter ce chiffre un peu plus loin. Cela étant dit, 2024 est un bon chiffre, même si mon esprit cartésien préfèrerait 2025  

Tsss, mais pourquoi essayer de voir aussi loin alors qu'on sait très bien que la fin du monde est en 2012 avec le 22nm et Windows 8, hein?
 
Plus sérieusement, les registres 256bits font plus penser à des pipelines d'ALU 32bits accédant au même registre... comme dans un GPU
 
Je sens bien AMD nous faire un coup fourré de ce goût là, avec une re-séparation des ALU et FPU après le foutoir qu'est devenu le SSE, qui fait tout et n'importe quoi dans la FPU, allant du texte au FP en passant par les entiers.
 
2 ALU 4x 32bits s'occupant aussi bien du scalaire que du SIMD Int
1 FPU 2x SIMD 128bits qui ne font que du FP
 
Ca parait vachement logique vu comme ça.

y a plus qu'a voir niveau tarif mais 2011 ca fait encore loin..

Pas bête çà..

Par contre faut voir comment c'est géré si c'est bien ce qu'ils nous ont concocté, car les FPU partagent aussi ces mêmes registres...

Ben en fr ya pas grand chose. Pour traduire les termes, tu as wikipedia.
 
Le meilleur site de vulgarisation :
http://arstechnica.com/author/jon-stokes/
l'auteur a un livre qui reprend la plupart de ses articles :
http://www.devhardware.com/c/a/Com [...] on-Stokes/
 
Voici une très bonne base pour commencer  :
http://arstechnica.com/old/content [...] andg4e.ars
http://arstechnica.com/old/content [...] tium-m.ars
http://arstechnica.com/old/content [...] tium-1.ars
http://arstechnica.com/old/content [...] tium-2.ars
http://arstechnica.com/old/content/2002/07/caching.ars
 
Sur le CELL :
http://fr.wikipedia.org/wiki/Cell_ [...] ance_brute
http://arstechnica.com/old/content/2005/02/cell-1.ars
http://arstechnica.com/old/content/2005/02/cell-2.ars
 
Ensuite tu as ce site, plus technique :
http://www.realworldtech.com/

Une petite comparaison visuelle du futur Sandy Bridge vs Bulldozer :
 

 
Merci, j'irai lire tout ça dès que possible .
 

 
Je préfère la tête du Bulldozer à celle du SNB, ^m niveau schéma architectural ...
D'ailleurs, va p'têtre falloir lui trouver une abréviation officielle pour Bulldozer ? BD ?

La source de Sandy Bridge est sûre? Car là ça ressemble à Nehalem avec un L2 exclusif et une FPU élargie, donc moyennement crédible quand même...

Le bulldozer semble plus complexe mais aussi plus efficace (semble hein )