Reprise du message précédent :
Et d'où tu tiens ça, Wirmish ? Techniquement, j'en doute beaucoup ...
D'autant plus qu'AMD interdira probablement aux constructeurs de cartes-mère de proposer une MàJ BIOS pour faire une telle upgrade ... l'évolution sur 3 ans, ça va bien deux secondes, quoi .
 
EDIT : ça représente quoi une flèche dans ton schéma ?

Y'a pas vraiment de problèmes d'incompatibilité hardware entre les CPU d'AMD et les différentes génération de chipsets.
Le véritable problème c'est la mise à jour des BIOS par les différents fabricants .
Certains se traînent les pieds en espérant que leurs client achètent un nouveaux board afin de se faire un max de blé.
D'autres, comme Asus et Gigabyte, respectent un peu plus leurs clients, même si c'est pas à 100%.
 
Par exemple, la carte mère 939A785GMH/128M d'Asrock dispose d'un socket 939, mais son northbridge est un AMD 785G qui intègre une Radeon HD 4200 et un SidePort de 128 Mo, et son southbridge est un chipset AMD SB710.
 

Ça indique simplement quels registres sont utilisés lors d'une des nombreuses opérations qui sont nécessaires à l'exécution complète de l'instruction.

Merci Zack38
Donc si en 2010 je souhaite migrer vers la DDR3 (aujord'hui 940BE sur giga MA 760x UD4 avec DDR2), il me faut au moins attendre les prochaines CM AM3+ et leur chipset en série 800. c'est clair.

donc si tu sais lire, ne t'emballes pas trop vite, ta cm am3 pourra peut-être assurer
 
edit : tu as une am2+ au temps pour moi
(mais si ça se trouve elle marchera comme les am2 qui acceptent des ph² )

 
 
 
Pour moi ça relève de toute façon de l'impossible !  
La rétrocompatibilité physique est possible, d'accord ! Mais ...
 
Pour que la rétrocompatibilité fonctionne, il faut
-qu'AMD n'interdise pas aux constructeurs de cartes-mère de proposer un BIOS pour faire la MàJ
-que les constructeurs aient un intérêt financier à proposer un BIOS pour faire la MàJ
 
La première, c'est faisable, la seconde, beaucoup moins .

donc si on enlève l'intéressement des constructeurs, c'est possible

 
AMD ne peux pas l'interdire aux constructeurs de faire un bios, sinon ils Asrock en aurait prit pour leur compte depuis longtemps avec tous leur mod bizarre/utile qu'ils font (crossfire sur carte mère nvidia (ou l'inverse?) et autres).
 
Et le 2e bah, fidéliser le client en montrant un bon suivi des cartes mères? Gigabyte, Asrock et Asus avaient mis à jour des vieux chipsets nvidia pour permettre l'installation de Phenom II/Athlon II
 
exemple:
http://www.asrock.com/mb/cpu.fr.as [...] VSTA&s=AM2
c'est un chipset nforce3 250, tout sauf récent donc

ce qui fait peur, c'est que j'entends pas MSI  
dommage elle est super ma CM

T'en fais pas c'est du haut de gamme le bios sera MAJ  

Zack38, tu oublis le fait que dans un premier temps les chipsets RD890 et RS880D utiliseront les southbridge SB710 et SB750. Et comme ces cartes mère "AM3" sortiront en 2010, je vois mal les constructeur annoncer que ces cartes ne seront pas compatibles avec le Bulldozer... qui sortira l'année suivante.

Il y a des déjà des cartes "AM3" qui sont uniquement AM3 et pas AM2+  

Effectivement, lorsqu'on voit un chipset, datant de 2003, sur une carte mère AM2+, ça prouve qu'AMD n'interdit pas aux constructeur de mettre à jour leurs BIOS, ni de créer des trucs étranges. Le hic c'est que les fabricants de cartes mère ne veulent qu'une chose... vendre des cartes mère. Et s'ils mettent à jour la totalité de leurs BIOS, les ventes vont s'effondrer. La balle est donc dans le camps des fabriquants qui limitent souvent leurs upgrades de BIOS aux cartes haut de gamme, parce qu'ils savent que le acheteurs de telles cartes ne sont pas des imbéciles et qu'ils iront voir ailleurs s'ils ne sont pas satisfait.

Évidemment car ces cartes n'ont pas de slots mémoire DDR2... et on peut pas transformer des slots de mémoire DDR3 en DDR2 à partir du BIOS.  

C'est quoi le rapport là ? Je capte pas

AM2 -> Slots compatibles avec des barrettes de mémoire de type DDR2.
AM2+ -> Slots compatibles avec des barrettes de mémoire de type DDR2.
             Raison du nouveau nom: Supporte l'HyperTransport 3.0.
AM3 -> Slots compatibles avec des barrettes de mémoire de type DDR3.
           Raison du nouveau nom: Supporte la mémoire DDR3.
 
Un CPU AM2 peut être mis sur une carte mère AM2 ou AM2+, mais pas AM3.
Un CPU AM2+ peut être mis sur une carte mère AM2 ou AM2+, mais pas AM3.
Un CPU AM3 peut être mis sur une carte mère AM2, AM2+, ou AM3.
    (Pour l'AM2/AM2+, le BIOS doit être "AM3 Ready", c-à-d qu'il a été mis à jour par le fabriquant.)
 
 
Pour ne pas prendre de risque, mieux vaut t'acheter une carte mère Jetway HA08 COMBO qui est à la fois compatible avec la DDR2 et la DDR3 :

AMD64 Architecture Programmer's Manual - Volume 6
128-Bit and 256-Bit XOP and FMA4 Instructions
Revision: 3.04
Date: November 2009
 

si les chipset actuels supportent parfaitement le bulldozer, pourquoi en faire des nouveaux?

usb 3 sata 3 pciex 3 etc

Bon, OK, je capitule ...  
 
Wirmish, c'est que ce c'est que cette chose que tu as postée ? Ca confirme que Bulldozer sera compatible AVX ? Pas tout compris ..

Les nouveaux supportent l'AHCI 1.2 vs 1.1, 14 ports USB 2.0 au lieu de 12, contrôleur réseau Gb Ethernet, RAID 10 en plus du RAID 0,1, et 5, 4 liens PCIe 2.0 pour relier le northbridge au southbridge au lieu de 4 liens PCIe 1.1, et une conso d'environ 20W pour le northbridge et de seulement 4W pour le southbridge.
 

Par contre c'est le vide intersidéral en ce qui concerne l'USB3 et le SATA3.    
 

"Programmeur tu serais, comprendre tu y arriverais."
 
Le PDF contient les infos sur les nouvelles instructions du Bulldozer.  

Bon, v'la du nouveau.
 
Le Bulldozer n'est pas SMT, ni CMT, mais plutôt MCMT.
L'idée de base vient d'un dénommé Andy "Krazy" Glew.
Elle a été développé entre 1996 et 2000 alors qu'il était à l'Université du Wisconsin, aux USA.
En 2000 il s'est fait engagé chez Intel et il a essayé de faire passer son idée du MCMT aux ingénieurs... sans succès.
Il quitte alors Intel et va cogner à la porte d'AMD en 2002.
Encore une fois il tente d'expliquer que le MCMT est une voie vers l'avenir... sans succès.
Il quitte alors AMD en 2004... mais son idée continue de faire son chemin... lentement.
 

 
À partir de là, et des brevets déposés dernièrement par AMD, on peut conclure que le Bulldozer est bien MCMT, et que l'idée du SpMT est elle aussi bien vivante chez AMD, sous le nom de code "Eager Execution", mais que son implémentation sera certainement réservée à une future révision du Bulldozer.
 
 
On apprend aussi un truc de plus: Le Barcelona/Phenom n'est pas le K10 ni le K10.5 !
Si on enlève la poussière de nos neurones, on se rappellera qu'au tout début, le Barcelona avait comme nom de code: K8L.
En effet, toujours selon Andy Glew, le Phenom ne serait qu'un K8 amélioré, d'où le nom de K8L, alors que le K10 est en fait le Bulldozer.
Il explique qu'il y a eu 3 projets ayant le nom de code K10, dont seul le Bulldozer a survécu, bien qu'avec un retard de 3 ans.
 
 
J'ai écrit précédemment que le Bulldozer était le nom de code du nouveau core d'exécution, et que la Zambezi était un des CPU qui utiliserait ce core. Mais pour être encore plus précis, je devrais dire que le Bulldozer est un "Module" qui contient 2 cores qui se partagent les 2 unités de FP. Chacun de ces cores est capable d'exécuter 4 instructions INT par cycle, soit 8 instructions INT par cycle par "Module/Bulldozer", et les unités de FP peuvent eux aussi exécuter 4 instructions par cycle. Étant donné qu'un core peut "éteindre" une unité INT, pour ainsi laisser l'autre unité INT s'accaparer entièrement l'unité FP, on peut dire que ce Bulldozer est un 8-way, comparativement à un 6-way dans le cas d'un core de Phenom/Athlon. Par contre, si le Module Bulldozer exécute 2 threads, le FP est alors partagé et les 2 cores d'exécution redeviennent alors des 6-way, comme c'est le cas actuellement. L'idée serait alors d'activer tous les coeurs pour une utilisation normale ou pour les serveurs/superordinateurs, et de déactiver une des 2 unités de INT lors d'un usage intensif tel que l'exécution d'un jeu. Le fait de déactiver une unité INT ferait baisser la conso... et permettrait alors d'augmenter la fréquence du 2e core sans augmenter la conso globale du CPU. (Faudra voir si les techs d'AMD nous ont effectivement fait ce cadeau.)
 
 
J'ai aussi la confirmation qu'un Module ne sera pas plus grand qu'un core de Sandy Bridge. L'exécution de 2 threads dans un de ces Modules permettra d'augmenter les perfs de 80%. Évidemment, c'est le partage des unités FP qui ne permettent pas d'atteindre les 100% de gain. De son côté l'HyperThreading d'Intel offre un gain maximum d'environ 30%, avec quelques fois un rendement négatif, ce qui sera impossible dans le cas du Bulldozer. Ce dernier pourrait donc offrir en moyenne, et en cas d'utilisation fortement multithreadé, des perfs supérieures de 40% comparé au Sandy Bridge. Bien évidemment la comparaison est valable uniquement avec des CPU ayant le même nombre de cores.
 
 

 
Je comprend mieux maintenant : parce que ça fait une paire d'années, pour pas dire longtemps qu'on entend parler de CPU buldozer

J'ai refait et amélioré un petit schéma que j'ai vu sur un forum anglais et qui résume assez bien ce à quoi le Bulldozer devrait ressembler :
 

Je veux pas trop m'avancer, mais je pense que les 2 reorder buffers n'en sont qu'un en fait...
 
Vu que la FPU est partagée et réorganise vraisemblablement les instructions x87 en SIMD (si le débit est multiplié par 4, 1 cycle de latence de plus ou de moins...), il serait étonnant que les ALU ne soient pas elles-mêmes partagées, à moins qu'ils n'exploitent des ALU complexes en lieu et place des actuels pipelines séparés (ADD, MUL, logiques...)

 
Les chipsets de série 800 vont apporter des ports PCI-X natifs ?  
 

 
Sauf que programmeur je ne suis pas ...  
 

 
Bref, rien de bien neuf, tu nous avais déjà expliqué que les Bulldozer seront capables de gérer le Multi-Threading beaucoup mieux que l'hypothétique Hyper-Threading d'Intel, et sans aucune perte de performance possible puisque les deux threads seront gérés matériellement par du hardware qui leur est dédié .  
 
Va falloir MàJourner le 1er post, là, y'a plein d'infos intéressantes ...  
Sauf qu'au final, ça va faire beaucoup, là, en schémas ... Bon, je vais ré-organiser tout ça .

Grâce aux dernières infos qui traînent sur la toile, je commence à saisir le concept du Bulldozer.
C'est en fait le même concept que le RV870 lorsqu'on le compare au RV770 et encore plus aux R600 et RV670.
L'idée est de simplifier au maximum l'architecture afin de réduire la tailles de la puce et sa consommation.
 
1. Élimination des unités non indispensables, c-à-d celles dont le travail peut être effectué par une autre unité plus générales.
    Par exemple, dans le RV870 AMD a fait disparaitre les 32 interpolators qui limitaient les 40 unités de texturing.
    C'est maintenant les SP qui font le travail qu'aurait fait les "80 interpolators" qui auraient été nécessaires dans la nouvelle archi.
 
2. Réduction en taille ou en nombre des unités qui sont les moins utilisées, ou dont la taille est jugée trop importante.
    On n'a pas a chercher bien loin puisque le schéma du Bulldozer montre qu'AMD a choisi de partager les unités FP/SIMD.
    Si AMD avait créé des cores normaux, c-à-d des cores ayant chacun des unités INT et FP, la taille du CPU aurait été bien plus grande.
    En effet, 2 cores de Bulldozer n'occupent qu'environ 2/3 de l'espace qui aurait été nécessaire à l'implémentation de 2 cores normaux.

3. Partage de fonctionnalités entre certains blocs d'exécution, tel que les blocs d'additions de FP et ceux de multiplication.

           Voici un petit schéma qui illustre plus clairement la citation précédente :
         
 
4. Modification d'unités existantes afin qu'elles puissent effectuer des tâches habituellement confiés à une unité dédiée.
    Selon les infos dont on dispose présentement, les pipelines INT pourront se "transformer" en pipelines Ld et St.
    C'est une des différence entre les pipelines INT du Bulldozer et ceux du Bobcat qui possèdent des pipelines Ld et St dédiés.
 
            Remarquez la subtile différence entre les nom des pipelines du Bobcat et ceux du Bulldozer :
         
 
            Et voici un petit texte qui provient d'un document de chez AMD :
         
 
 
Donc, en gros on peu dire que les techs d'AMD ont fusionné 2 cores, en partageant les unités FP, afin de réduire la taille finale du CPU.
Ensuite ils ont regardé chaque core et ont fusionné certains éléments afin de réduire leur taille.
Puis ils ont analysé les éléments et on fusionné certaines fonctionnalités afin de réduire leurs tailles.
Les techs d'AMD ont donc effectué le même travail que ce que les techs d'ATi avaient fait pour aboutir au RV770 à partir du R600.
 
Le rapport perfs/mm² risque donc d'être très intéressant.
 
 
Autre info qui n'est pas confirmée, mais qui vient de très haut : Il est possible qu'un core de Bulldozer ou de Bobcat soit intégré directement dans un futur GPU, afin que ce dernier n'ait plus besoin d'accéder au CPU central pour effectuer son travail. Ce n'est pas prévu pour le RV970, mais pourquoi pas pour son successeur...

M'est d'avis que ça vient effectivement de très, très haut...

Ça vient de Chuck Moore, le responsable de la recherche et du développement technologique chez AMD.
Et le core qui serai intégré au GPU serait une révision du Bulldozer sans la partie FP.
Le GPU deviendrait donc un APU, tout comme le Llano qui est un CPU dans lequel on a greffé un GPU.

Drapal

 
Sauf qu'il faudrait après que le core Bulldozer/Bobcat intégré au GPU puisse communiquer avec le CPU .  
 
Donc, excepté augmenter la consommation de la carte graphique, intégrer un core Bulldozer/Bobcat ne servira à rien . A moins que cela ne permette de réduire les échanges .. là, ça aurait éventuellement réellement un intérêt .
 
Sinon, t'as davantage d'infos sur le RV970 (N.Islands) ?

Diantre .  
Voilà qui mérite sa place en début de topic . Merci, Wirmish !

En regardant le schema, pas sur que le ratio perf/cout soit meilleur sur Bulldozer...

Disons que l'architecture Bulldozer est à mi-chemin entre le Multi-Core et l'Hyper-Threading ... Du coup, son coût est assez élevé mais ses performances sont presque au même niveau que la solution Multi-Core . Sauf que dans le cas du Bulldozer, les deux cores tiennent dans un seul core ... on a par conséquent un gain de place important, mais c'est normal que ça aie un coût important . Après, le truc à espérer, c'est qu'AMD ne s'amuse pas à pratiquer des prix trop excessifs ... l'année 2010 sera rude pour la firme, ça ne collerait pas avec son image que d'utiliser la stratégie d'Intel, c'est-à-dire vendre les processeurs à un prix largement excessif (genre le 870) .

faut espérer que les perfs suivent et qu'AMD ne nous refasse pas le même coup qu'avec le premier Phenom : super perfs, 40% plus rapide qu'un Intel, bla bla bla ......

 
Visiblement, le projet germe depuis un certain temps déjà chez AMD, contrairement au K10 qui n'était vraisemblablement qu'un K8 adapté ... Donc, oui, on peut cette fois-ci s'attendre à de bonnes perfs, que j'espère à la hauteur du Sandy Bridge . Sur le papier, Bulldozer pulvérisera Sandy Bridge, en pratique, on verra bien ... retournement de situation en perspective ?

je préfère ne pas être trop optimiste même si je suis très satisfait de mon Phenom2 X2 @ X4

Plus précisément, c'est un CPU dual core avec une FPU modernisée coiffé d'un unique étage de translation x86/x87.

C'est un peu flou. Quand amd dit qu'il y aura jusqu'a 16 cores, c'est 16 fois ce schema la: http://filesmelt.com/downloader/Bulldozer1.png ou 8 fois?  
 

Logiquement, 8 fois.
 
Ce que ce schéma montre, c'est 2 CPU RISC et 1 FPU, le tout chapeauté par le décodeur "x86" qui présente 2 cores logiques au système et répartit les µOps.

Justement, personne n'a encore parlé des perfs.
Donc, je vais être le premier à le faire...
 
L'Interlagos, gravé en 32nm, qui est un MCM de 2 Valencia, lui-même formé de 4 modules "Bulldozer", chacun contenant 2 cores se partageant une unité FP/SIMD, offrira en moyenne des perfs 60% supérieures, en calculs INT, qu'un Magny-Cours, lui-même formé de 2 Lisbon.
 
Un petit graph pour illustrer les perfs pressenties de l'Interlagos :

 

Comme je viens juste de le dire c'est ni 16 fois mon schéma (update) ni 8 fois.
 
Le northbridge de la nouvelle archi peut être relié à seulement 4 modules Bulldozer, donc 4 fois 2-cores, soit 8 cores au total, ce qui donne un Valencia. L'Interlagos sera formé de 2 Valencia, soit de 2 fois 4 modules de 2 cores, pour un total de 16 cores.
 
 
J'ai fait un petit montage pour que ça soit plus clair :