Reprise du message précédent :

Très peu probable, en sachant que AMD n'a pas envie de revivre le syndrome 5870. A moins que TMSC se bouge le ***

c'est pas faute de le faire mais pluto (le chien ), je crois que le problème vécu en 130nm avec les NV30, ne leur a pas servis de leçon en l'occurence les gates des transistors qui se figes en position ouvert, a cause des nodes de fonctions trop fin du coup une fois le gpu en fonction si tu l'arrête y marche plus !!! et à chaque fois que NVIDIA leur demande d'innover les Gates c'est pareille la trigger n'enclenche rien, le transistor ne commute plus et le gpu freeze

@ NORADII  : si tu crois facile la production des puces, tu devrais y aller les aide

ai-je dis a quelque moment que ce soit que ceci était tâche facile ? non je te rassure, pour avoir vu un Grafcet d'un simple chip pour commander un partageur de tapis roulant en production à-la-chaine, ya deja de quoi rigoler   et pourtant le BGA ne fait que 144mm² et le die 58mm² tout ça pour 490.000 Trc (Transistor gerant des circuits RC => Resistance-Capacité) gravé en 80nm !!!
pour aller jusqu'au bout, une fois imprimer le Grafcet fonctionnel fait 18 pages A2  

Tant que TSMC disait "Prochain process = 32nm" alors ATI disait "Prochaine puce en 32nm".
TSMC annonce que le 32 est annule, ATI corrige logiquement "Prochaine puce en 28nm" puisque peu de temps avant la firme avait affirme continuer leur relation avec TSMC.
 
 

Tu parles d'un probleme technologique ?
Parce qu'avec un 28nm tout nouveau tout beau, TSMC doit esperer repartir sur des bases nouvelles.
 
 
Les cpu AMD sont grave a partir de waffer en SOI, donc NON, a moins que GF soit TRES TRES en retard, pas de changements.

oh ?  je savais vraiment pas qu'ATI passé par TSMC pour leur RV8x0

ben oui vu les diagnostiques tiré des pdfs du fondeur, c'est plus cherché la petite bête que vraiment résoudre le problème de base que de faire l'impasse sur le 32nm... leur process ne respect pas les temps de revolution qu'un Wafer impose surtout en moins de 45nm de gravure, donc j'inclue le 40 et le 32nm aussi malheureusement pour le 28nm la nomenclature n'est pas encore complètement traduit du "Chong" qui m'est indigeste mais de ce que je sais les stages de gravure sont revue comme le 45nm l'était d'avec le 65

il faut esperait ça serai une très mauvaise nouvelle "fin c'est mon avis TSMC me fait un peu peur depuis leur 130 Low-K (NV30)

 
Pourtant, TSMC est bel et bien le fondeur qui s'occupe d'honorer les commandes d'ATi et de nVIDIA .
D'où la pénurie de HD5000, en lien direct avec le process 40nm .

Oui et la tu te dis qu'ATI à de la chat** d'avoir un GPU plus simple que le GT300, sinon les HD5*** elle serai pas sorti si tôt

 
L0 et L4...

L4 cache made possible through chip stacking

superposition de puces si j'ai bien trduit

Si mon interprétation est bonne, la L0 correspond en réalité à de la mémoire virtuelle qui se trouve dans le L1, c'est bien ça ?  
 
Pour le reste, ça donne ça :
64Ko(instruction)+16Ko(data) de mémoire cache L1 par core
2Mo de mémoire cache L2 par module
8Mo de mémoire cache L3
 
Pour la L4, il semblerait que ce soit réservé aux CPU Bulldozer qui aient un max de modules (genre 8 et plus) . Passke 32Mo de mémoire cache L4 ...  
 
Ou alors c'est pour les machines biCPU .

Ouais du cache L4 !
 
Qui dit des perf en hausse

bon c'est clair je veux le plus gros et le plus grand !!!

Tant que c'est plus perf qu'un Nehalem Bloomfield, que ça consomme moins ou de niveau égale... Et que c'est dans la même gamme de prix, même s'ils mettent de la cocaine dedans, peu importe, faut espérer qu'ils repassent devant intel sur le terrain des perfs comme au bon vieux temps des Athlon 64... Tention AMD, sandy Bridge veille ! Te laisse pas faire

 
1000 €  
 

 
 
Je préfère un bulldozer équivalent au 975 d'intel, et moins chère cad dans un ordre de prix de 200-300 € grand max.
Et n'oublie pas qu'AMD ne cherche pas à détroner untel sur le plan des performances !
 
 

 
 
C'est alléchant tout ça    
 
Mais toujours pas d'infos officielles sur la conservation du socket AM3 alors qu'en face on sait déjà que Sandy Bridge en change... (même si à force de ne rien annoncer, il devient de plus en plus probable qu'AMD conserve le AM3 ou qu'il y ait une rétro-compatibilité !)
 
Rhaa...  

un bulldozer au niveau des bloomfield
une génération de retard
si tu veux le niveau d'un 975, tu te prends un 920/930 et tu le mets à 4,2

Je pense espère que Bulldozer se battra au plus haut niveau...
Au niveau du Bloomfield serait vraiment décevant   ou alors sur les modèles d'entrées de gamme !
 
Mais vu l'architecture soignée, et les astuces au niveau de la virtualisation des cores plus efficace que celle d'Intel via l'HT (à priori), ce serait vraiment décevant que le Bulldozer ne plane pas un bon cran au dessus, non ?
 
Le vrai rival devrait être Sandy Bridge, et il reste à voir qui sera devant... de combien et à quel prix !  

AMD ne cherchais pas a détronner nvidia sur le plan des perfs mais ils l'ont fait (et je le pense encore meme avec la GTX480), mais si ils bosse pour ratrapper le core i7 900 au moment ou intel prépare la nouvelle génération, ils sont foutu. ils faut qu'il fasse comme sur le marché des carte graphique, une architecture novatrice et assez bien maitrisé pour avoir un bon ratio performance/consommation, après si le plus puissant AMD est a 10% en dessous de intel ce ne sera pas grave si ils se ratrape sur le prix, par contre si il se contente du prix c'est pas bon non plus. c'est pas avec des CPU a 90€ qu'ils vont survivre...

Mais n'y a-t-il pas déjà eu des fuites concernant les perfs de l'archi bulldozer pour serveurs ?? histoire d'avoir un prémisse de comparaison ? EDIT ; ah non c'était un poisson d'avril :-/

Gros +1 , exactement ce que j'attend d'eux pour la fin de l'année.

 
+1 également.
10% de moins est acceptable si les tarifs sont agressifs (je dis ça d'autant plus facilement que je ne mettrais jamais 500€ ou + dans un proco ).
Un petit -10% qui s'o/c bien à pas cher m'irait très bien    

Il y a quand même une similitude indéniable entre la stratégie Bulldozer et celle du RV770...
 
L'idée de la FPU partagée est tout sauf conne tant il est rare d'utiliser les instructions SIMD en boucle, il y a toujours des instructions x86 à la pelle et x87 relativement fréquentes même dans les progs qui exploitent le SSE, et ça ne changera pas avec l'AVX.
 
D'ailleurs, en parlant d'AVX, il est supposé que Llano ne le supporte pas, mais rien n'est moins sûr vu que le GPU intégré peut justement prendre ces instructions en charge d'un point de vue théorique.

 
Mets quand même le lien

http://forums.vr-zone.com/news-aro [...] marks.html

Du poisson d'avril, je veux dire

 
+1

il a été retiré ^^

Gné ?!?  
Ils parlent de "trace cache" : à priori, c'est donc un cache des µ-instructions, c'est à dire les instructions déjà décodées  
(y avait ca sur le P4 )

Y'a aussi sur les K8/K10 en fait, il a juste un nom différent et une taille inférieure.
 
Idem pour le L4, bien que ça soit un fake, il n'est pas totalement impossible qu'AMD ajoute un L4 dans la déclinaison G34 (2 dies CPU + 1 die "L4" ). Reste que ledit cache serait en dehors de la hiérarchie normale puisque chaque die CPU aurait ses 2 contrôleurs RAM et partagerait via HyperTransport (ou autre interconnexion) un espace mémoire commun.

 
Encore une technologie enterrée qui refait surface ?  
 
En revanche, cette histoire de L4 est plus que bizarre . Je pense qu'un cache d'une taille aussi grande (32Mo !!) ne peut signifier qu'une seule chose : que le CPU devra communiquer avec un appareil au moins tout aussi puissant, sinon plus . Et quel composant peut avoir besoin d'une communication aussi privilégiée avec le CPU ? Eh bien, au choix, soit un (ou plusieurs) autre(s) CPU Bulldozer, soit une (ou plusieurs) carte(s) graphique .
 
EDIT : euh, le L4 était un FAKE, alors ? Je comprends plus ce qui est poisson d'avril et ce qui ne l'est pas, là !!

Je crois surtout qu'il est trop tot pour avoir de réelles informations.
Tout ça ce sont des fakes 100 %.

La mémoire cache L1, L2 et L3 aussi sont du FAKE ?

Peut-etre

ohlala   !!!!
qui a dit TSMC dehors !!!!

pas moi le L1 data cache se prend un coup de loi Carrez dans la gueule donc très peu pour moi, le L4 ??? Pffff encore un niveau entre la mémoire et le Cache  

  T'es tombé sur quoi toi ???? pas sur la tête, en tout cas t'as du faire mieux !!!

Et le K7 c'était du Disney pas que je sache !! et je peut te dire que j"attend, plus que de pied ferme, le jour ou AMD re-clouera le bec a untel            

 
Prends-toi du Quad CPU Opteron, tu pourra te face aux 975EE

 
Trop de cache, trop lourd, trop cher, pas adapté à un multi-coueurs....
 
La L3 partagée ça ne sert à rien, hormis en mono ou bi-thread, mais ce n'est pas l'utilisation ciblée par le bulldozer.
La L2 partagée ça ne sert à rien non plus, sinon diminuer le nombre d'entrées vers la L3 (mais perdre en latences).  
 
Chaque coeur avec son mega de L2 personnel, comme pour le llano, ç'est plus malin...
 

t'enreve pô madeleine, jexplik
 
mais avoue que ce serai a hurler de rire !! un proco à 225€ qui fait mieux qu'un untel de 1000€
d'ailleur ça marche bien avec NVIDIA contre ATI  

Si le L2/L3 partagé est useless, il faut que tu fasses des tests... il est tout sauf useless
 
2 threads exploitant les mêmes données s'exécutant sur 2 cores différents profitent grandement d'un cache partagé puisqu'il n'y a pas besoin d'aller rechercher la donnée en RAM, elle est en cache, et ça vaut tout autant pour 2 modules comprenant chacun 2 cores.

 
Avec une dizaine de Mega de cache à comparer avec 2 à 4 Giga de RAM, il y'a très peu de chance que que 2 threads indépendants utilisent les données du cache.... Ou alors c'est que le programme fonctionne sur moins de 10 megas...
 
En fait le cache ne conserve que les données très récentes.
Différents threads, même s'ils sont identiques, seront toujours déphasés dans le temps.
Un quad penryn, en multi-threads, n'est nullement handicapé par sa nature bi-die.  
Le cache unifiée ça sert juste à donner l'ensemble du cache à un seul core si les autres sont inutilisés.
 
Et 1Mo de cache par coeur (des petits coeurs à 2 ALU), ça suffit amplement.
Les athlon X4 n'en ont que 512Mo et s'en portent très bien. Les nehalems en ont 2Mo, mais avec 3ALU et l'hyperthreading, on a 1 coeur nehalem=1.4 coeur bulldozer.

j'espère que tu parles du 980x et pas du 975 EE
car comme je l'ai dit, on peut trouver des déclinaisons du 975EE dans les 200/300 € (edit : et des déclicnaisons du 980x dans les 500€ à venir paraît-il)