Reprise du message précédent :
Il semblerait qu'il y ai déjà au moins un vendeur qui va distribuer le serveur bi-opteron concu par Newisys:
Polywell ( http://www.polywell.com/us/rackservers/poly1u2c.asp )
 
ce qui serait vraiment bénéfique à AMD, c'est qu'un gros constructeur comme IBM, Dell, Sun... vende ce genre de système, ca leur donnerais vraiment une meilleur image auprès des grandes entreprises.

 
AMD prétend qu'un acteur important va adopter le Hammer, on verasz bien.
D'ailleurs DELL aurait les meilleures raisons du monde à le faire.

Digit-Life a la suite de l'article sur le hammer:
hypertransport; multi-cpu; perfs...
 
http://www.digit-life.com/articles [...] index.html

En ce moment chez Inquirer, les annonces (rumeur) au sujet du K8 tournent à fond.

C'est clair, ca n'arrête pas.
Par contre, j'ai l'impression qu'ils se la jouent de plus en plus; par exemple, leur news "How AMD views Newisys and Khepri" où il est mis "exclusive" en grand, n'a absolument aucune nouvelle infos.

athlon 64 256k à 1400mhz = atlon XP à 2166mhz....
 
cool  
 
quand l'athlon 64 sera à 2.5ghz ça va chier !!  

Pour rajouter un peu d'eau au moulin (je viens de me lire les page 10 à 19).
 
Pour le Barton:
 
les Intels ont des caches inclusifs : petit L1 et forte dépendance des perfs par rapport au L2 (ex : celeron2 -30% par rapport Pentium!!! même fréquence pour moitié moins de L2)
 
les K7s ont des caches exclusifs : Gros L1 et faible dépendance du L2 sur perfs (ex: Duron -10% par rapport à Athlon même fréquence pour QUATRE fois moins de L2)
 
Donc  à priori, un K7 avec 512ko de L2 sera au mieux 5% (et encore) plus performant qu'un K7 avec "seulement" 256ko.
 
je pense aussi qu'il est peu probable que le Barton monte en fréquence bcp plus haut que le Tbred (car 0,13µm aussi).
 
N'oublions pas que seul certaine mobo nForce2 et KT400(A) pourraient faire tourner des K7 avec FSB400. Le Barton aura surement un durée de vie courte, je vois pas trop l'interêt de refaire toute une gamme de mobo pour si peu.
 
De plus je ne vois pas trop l'intérêt pour AMD de faire des Bartons, qui sera un frein au Hammer, sauf peut-être si le nom commercial du Barton sera... Duron DT (pas la peine de répondre, je sais que je délire là...)
 
Pour les Pentium 4.
Il semblerait que les Northwood soient à leur limite niveaux fréquence, et la relève (0,09µm) n'est prévue que pour fin 2003. L'évolution de la gamme Intel ne se fera donc pas (peu) sur la fréquence cette année (3.2~3.4GHz max?), mais plutôt sur l'HyperThreading et le FSB800 (gamme de 2.4HT à 3.2HT).
 
Je crois moi aussi que dans le K8, il y aura du "K7 Inside". AMD clame haut et fort que le ClawHammer sera un ATHLON de 8ème génération (il emploie peu le terme CPU). Il me semble que l'Athlon 64 sera :
     -un core d'Athlon OPTIMISé (et non un nouveau core, malgré certaine grosse évolution), avec des ALUs revuent pour faciliter la montée en fréquence (elles seraient donc un frein actuellement), l'intégration du SS2, de nouveaux registre, le x86-64, une prédiction de branchement amélioré (nécessaire par les changements apportés à l'ALU), amélioration du prefetch,  un décodeur amélioré nécessaire pour géré le x86(16bits), le x86-32 ET le x86-64. (je sais, ça fait BEAUCOUP de changement, mais c'est sur une base de K7, pas du 100% nouveau genre netburst par rapport au P6).
     -Un controleur mémoire révolutionnaire qui divise entre deux et trois les temps de latence d'accès mémoire (sans gain en bande Passante théorique) qui permet au processeur d'avoir moins de temps mort et donc d'avoir des performances réelles plus proche des performance théorique que les processeurs actuelles (les k7 et les Tualatins étaient il me semble pourtant bon par rapport à avant!).
     -le Bus Hyper Transport qui permet au processeur de communiquer avec l'ordinateur sans sacrifier sa communication avec la mémoire (car totallement séparé)
 
Pour ce qui de la taille du cache, 256ko me semble résonnable, car :  
-c'est du cache exclusif (faible influence L2 sur perf)
-le cache étant là pour palier aux latence/retard de la mémoire centrale, la qualité du controleur mémoire intégré rend le cache (un peu) moins important sur Hammer que sur d'autre plateforme (au hasard... P4+Rambus).
-n'oublions pas que la difficulté de fabrication (et donc le prix) augmente au carré de la surface du processeur, et je suis pas si riche que ça...
 
Les Athlons 64 DT sortiront à mon avis en 2003 avec les fréquence suivante (hypothèse) :
1800(3100+)
2000(3400+)
2200(3700+)
2400(4000+)
reste aussi à voir si ces fréquences sont valables en fonction de leur (pseudo)FSB. (il y aurait parait-il une obligation d'avoir un coefficient multiplicateur ENTIER (par rapport à la fréquence mémoire) à cause du Xbar (!?!) faisant la liaison controleur mémoire/controleur HyperTransport/Core).
Durant 6mois (entre la disponibilité du Hammer et la sorti du Prescott), AMD devrait avoir la suprématie d'un point de vue performance.
 
Je pense vraiment que l'Athlon 64 DT sera le "state of art" de l'optimisation des performance par rapport à la fréquence. (je parle pour les CPU PC)
Intel a pris le chemin opposé avec l'architecture Netburst et sacrifie l'optimisation au profit de la fréquence.
 
Même si je trouve la vois prise par Intel moins élégante, le principal c'est les perfs finale, or pour l'instant fréquence(-)+optimisation(+)=fréquence(+)+optimisation(-).
 
Je suis donc impatient de voir ce que va donner (en rapport perf/prix) les futur AMD, mais je n'oublie pas Intel... même si je crois sincèrement que 2003 sera une année AMD.
 
 
 
 
 
J'arrête de dire des bétisse, il est 3h du mat  
bye  

n'oublions pas que la difficulté de fabrication (et donc le prix) augmente au carré de la surface du processeur
 
Ah tiens je savait pas que c'était à  ce point  
Tu aurais une source a ce sujet ?

c'est sur  
(je veux dire : on le sait, ou on le suppose ?)

 
ça m'étonnerait qu'AMD revienne en arrière sur ce point

pour ce qui est du cache exclusif la question est.?
-Es tu sûr que c'est du cache exclusif ?: presque, parce que 128ko de L1 ne permet pas (difficilement) de faire autrement
-Sur que l'exclusif apporte peu de valeur au L2? lire cette article là
http://www.hardware.fr/articles/253/page2.html
 
Pour la difficulté de fabrication au carré de la surface, c'est logique...
exemple (totalement fictif, mais l'esprit y est):
je suis fondeur ( ex: UMC) et je fais des semi-conducteurs:
Sur un wafer, je peux graver jusqu'à 100 Milliard de composant réparti en n puces (selon les désirs de mes clients), et il y a en moyenne une erreur tout les 100 millions de composants.
Chaque Wafer me coute 1000brouzoufs.
 
 
Si je fabrique sur mon wafer 1000 puces avec 100 millions de composants chacunes(r300, opteron 1Mo), il y aura en moyenne 1 erreur par puce, mais vu que certaines auront la "chance" d'avoir 2 erreurs, voir 3 ou plus, certaines n'en auront aucune. Statistisquement parlant, il y aura la moitié des puces qui s'en sortiront parfaitement fonctionnel. J'aurais 500 puces bonne et 500 bonnes... pour la poubelle. le prix de la puce sera donc de 1000/500=2 Brouzoufs.
 
Si je fabrique maintenant sur mon wafer 500 puces avec 200 millions de composants chacunes toujours avec la même technologie (ex: r400, Athlon 128   ), il y aura en moyenne 2 erreurs par puce. Mais grace au hasard de la répartition, il y aura des puces avec 3, 4+ erreurs, et donc d'autre avec seulement 1 ou même aucune erreur. Grosso Modo (me souviens plus trop de mes cours de Stat sur la répartition dans un échantillon machin chose) il y aura un quart seulement de puces fonctionnelles sur mon wafer. Le prix de la puce sera
donc de 1000/(500/4)=8 Brouzoufs
 
pour deux fois plus de composants, (dans ce cas), la puce coute 4 fois plus chère à fabriquer.
 
Tu peux trouver que ma valeur de 1 composant sur 100M est un peu élevé, pourtant c'était celui de TSMC en septembre pour le 0,15µm (source : fabrication des puces ATI)
 
Il est vrai que sur certain process, ils ont un taux de réussite de 99%, et le passage à des puces deux fois plus grande laissera quand même 98% de réussite (soit une augmentation du prix de 101.01% pour une puce 100% plus compliqué).
 
Mais vu que les Hammer seront fait en 0,13µm+SOI, il est pas irrésonnable de penser que les taux d'échec au début soit supérieur à 50%.
Imaginons : une puce avec 60M de transistor (Athlon 64 DT) a un taux de réussite de 25%, et coute x à fabriquer. Combien une puce de 80M de composant coutera à produire (réponse 2x).
 
Voilà, j'espère que j'ai été clair et que vous avez compris ce que je voulais dire

ro lala ben moi j'aime po les stats alors!!

il me semble qu'il y a quelques mois, ils avaient déclaré à une conférence qu'ils avaient déjà un yield de plus de 50%, et on peut supposer que ca s'est amélioré depuis.

 
Exact.
Ceci dit, le fait qu'amd annonce ses premiers K8 en 0.09 à la fin de l'année montre que le 013 SOI doit pas être top.
 
Racham le rouge (ou Lerouge, je sais plus) merci pr l'explication.

Ceci dit, le fait qu'amd annonce ses premiers K8 en 0.09 à la fin de l'année montre que le 013 SOI doit pas être top.
 
ou que le 0,09µm doit être prêt...  
Parce qu'un Wafer coute 1000Brouzoufs à faire, que tu grave en 1nm  ou en 2cm , si le 90nm est maitrisé, c'est économiquement parlant plus interessant (car plus de chip pour le même tarif)...
De plus les architecture AMD sont plus fait pour être efficace (instruction/cycle) que rapide (Netburst). Il est fort possible que l'architecture K8 ne permette pas de monter au delà de 2.5GHz en 0,13µm, d'où la nécessité d'un passage au plus vite vers de nouvelle technique de gravure...
 
 
Bon Week-end

pour l'or taux graphe de mon nom, relit tes "Tintin"s

En effet, mais est-ce qu'ils sont vraiment près à passer en 90nm d'ici la fin de l'année. Ils disent paut-être cela pour ne pas paniquer les gens, comme Intel passe en 90nm à la fin de l'année.
Et en plus c'est loin d'être gratuit de faire passer les lignes de productions de 130 en 90.  
Enfin, les hammer sont même pas encore sortis qu'on discute déjà de la prochaine révision.    

il paraitrait que les technologie de gravure vont par paire... (adaptation d'un même matériel?)
pour Intel, le 0.18µm et le 0.13µm était lier, donc passage facile de l'un à l'autre. AMD est décalé d'un, avec 0.25µm et 0.18µm lié (le passage de l'un à l'autre à facile), puis une (dure) transition au 0.13µm... à priori le 0.09µm ne posera pas problème (comme passage du 0.25µm au 0.18µm).
Mais si il annonce le 0.09µm pour fin 2003 tout comme le Hammer pour début 2002   , je comprend que tu es peur   (moi je croise les doigts)

Bah, soyons confiants, vous allez voir en decembre 2003, il y aura des bi-hammers on-die en 90nm à 3GHz.  

Mes BD sont chez mon pôpa  
 
Sinon, entre un K7/K8 qui privilégie les IPC et un P4 qui mise tout sur la vitesse, lequelle demande toujours le dernier processus toujours plus rapide ??
 
Intel, même avec un 0.13 très réussit (coté perf en tout cas, coté yields, je ne sait pas du tout), il n'ont pas fait long feu avec et veulent passer le plus vite possible à 0.09.
 
Sinon oui, les éléments chers genre scanner, les partis qui emettent  des ondes n'ont pas un fonctionnement fixe et peuvent EN GENERAL fonctionner avec le processus suivant d'où le phénomène que tu décris.

Ils sont apparus quand les premiers processeurs 0.13 chez Intel ? Fin 2001, non ?
2 ans pour un processus, ce n'est pas si mal
 
Question qui n'a rien à voir.
Après l'Alpha (et le PowerPC ), AMD sort un processeur avec le contrôleur mémoire intégré. Vous pensez qu'ils y viendront chez Intel ?
Où plutot : quand pensez vous qu'ils y viendront ?

 
LE 0.13 a été lancé sur le P3 M.
C'est logique, un processus devrait sortir en premier sur un design sûr. AMD avec un nouveau design + nouveau process + SOI a joué au poker et pour le moment s'est pris une grosse baffe dans la gueule.
Bref, le P4 0.13 date de fin 2001 (chez marc le 18 decembre http://www.hardware.fr/articles/403/page1.html pour une disponibilité en 2002 http://www.sandpile.org/impl/p4.htm)
 
Le 0.25 d'Intel qui était très bon a duré bien plus longtemps.
Mais bon, comme je l'ai dit, le P4 bouffe de la ressource et vite me semble t il.
 

 
exactement, si intégrer le controleur est la solution magique, tout le monde va  y venir et Intel le peut puisque AMD l'a fait avec l'aide des anciens de chez DEC et Intel devrait en avoir un certain nombre aussi.
Mais bon, pas avant le P5 donc .... je sais pas  

Peut être qu'à l'époque du 0.25, AMD n'était pas aussi offensif et qu'Intel pouvait se permettre de prendre son temps et d'aller à son rythme  
Aujourd'hui, les routes sont peu sures, mieux vaut ne pas trainer en chemin  
 
On sait quelque chose sur le "P5" (et sur le K9 aussi)

Pour le K9, j'ai entendu des rumeurs comme quoi ils allaient garder la même architecture système que le K8 (contr. mem. intégré - hypertransport..) mais que c'était une révision complète du core.
Mais bon, on en est encore loin quand même.

Quand on change de process de gravure (0.18µm à 0.13µm), on n'a peut être pas à changer la conception du Core, mais il y a tout le design de celui-ci à faire, car la conception prend en compte les distances entre composants pour des questions de temps de propagation du signal, or qui dit baisse de la taille de gravure, dit baisse du temps de propagation, ce qui parfois peu amener des pbm, non? (c'est plus une question qu'une affirmation!)
 
Autre question:
je sais ce qu'est un transistor, mais quand une instruction passe plusieurs cycles dans un processeur (à chaque fois donc), qu'est ce qui garde l'information  entre deux cycles? un condensateur? si oui on ne peux donc pas underclocké (ou o/cer) un processeur à volonté, car l'information va finir par ce perdre... et physiquement, dans le silicon, ça ressemble à quoi?
il faut donc aussi reconcevoir les condensateur à chaque process, voir au changement de fréquence ( par pallier, pas à chaque fois...)

Sujet du jour concernant l'opteron :
Le contrôleur mémoire sera t'il un constitué d'un unique contrôleur 128 bits, ou de 2 contrôleurs 64 bits  
 
Vous argumenterez en tenant compte des avantages respectifs de chacun dans le cas d'un unique proc et dans le cas d'une configuration SMP. Je ramasse les copies demain à la même heure  
 
Indice : il y a un excellent topic ici :
http://www.realworldtech.com/forum [...] &roomID=13
(enfin, je suppose qu'il est excellent, j'ai rien compris )

haha, j'avais vu aussi ce topic de fou sur RWT  

http://www.anandtech.com/cpu/showdoc.html?i=1773&p=6
 
We also tried to get some more clarification involving the delay of Hammer, as it did not seem to be related to manufacturing issues. If you take into account the die size differences between Hammer and Athlon XP and compare the yields, currently Hammer is yielding just as high as the 0.13-micron Athlon XP CPUs and apparently yields have not really been a problem during the Hammer production process. Instead, AMD reiterated that the reason for the delay in the CPU?s launch was the performance and design of the part. Once all of the performance issues were hammered out (no pun intended) and the design was finalized then AMD was able to crank it up a notch and work towards the final stretch before the CPU?s release. Hammer?s design being the cause of the delays makes a lot of sense considering that AMD?s 0.13-micron process has been in action for a decent amount of time now, and manufacturing a 0.13-micron SOI Hammer and a 0.13-micron Thoroughbred are apparently very similar.
 
J'ai comme un gros doute là
 
 
With yields high, production ramping up and strong support from their partners ? it seems as if Hammer is finally ready for its debut. The motherboards and chipsets are quite stable and with final CPU silicon being produced the only question that remains is how fast the first CPUs will be. At Comdex last year AMD had a handful of Athlon 64s running at 1.8GHz and they?ve been targeting a ~2GHz launch all along, it will be interesting to see how much farther above 2GHz AMD is able to hit by the time the CPU launches. From what we?ve seen, a 2GHz Athlon 64 will definitely be competitive with Intel?s 3.06GHz Pentium 4 but at this point the market is expecting as much as possible from AMD.

Moi aussi, j'ai un gros doute. Pendant un moment on parlait du Barton sur SOI, ca aussi ca ne s'est pas fait  
 
Sinon, ce qui est bien pour AMD, c'est que la DDR-II ne se fera surement pas en 2003, comme on a pu l'imaginer. Ca fera un argument (valable ou non) pour le PIV en moins

 
Vi, un Barton en SOI, ca irait vite en Mhz, ca chaufferais beaucoup moins. si AMD ne l'a pas fait ce n'est pas pour les beaux yeux de UMC, c'est aussi parce le SOI est à la bourre je pense.
Remarque l'article d'Anand à l'air d'insinuer que le cpu ne serait pas assez rapide.
Si AMD en chie pour gagner 200Mhz, il faut se poser des questions pour l'avenir.
 
Sinon le bench du jour, SAP
 
   
 
Si je comprend ce que ca veut dire, un Opteron, ca avance pas en Hz, mais ca arrache à mort.
 
http://www.heise.de/newsticker/data/as-16.01.03-002/
 
Sinon,  
http://www.digitimes.com/NewsShow/ [...] =14&seq=92
il semble qu'AMD espère produire
20'000 hammer en Mars
300'000 hammer d'avril à juin
4 millions d'octobre à decembre.
 
voila

 
Tout à fait, c'est la principe    

 
Ca ne me rassure qu'a moitié.
 
Pour en revenir au bench, c'était une plate forme 4 cpu ou quoi ??
Si oui, le systeme "glueless" d'AMD m'a l'air carrément d'être la nouvelle reférence devant ALPHA, carrément (bon ok, ca a été fait par des anciens d'ALPHA, et alors ? )

Oui, ca a l'air d'être des quadri-cpu. (et toutes les plateformes du comparatif supportent le quadri-cpu).
 
Si ca l'est vraiment, c'est clair qu'ils ont un bon système MP. Il ne suffit plus que Dell les vende !  

oui  
En (très) gros, un hammer, c'est un XP optimisé avec, intégré au core :
- le(s) controleur(s) mémoire
- des interfaces pour communiquer avec l'extérieur ou avec d'autres processeurs
 
En même temps, c'est relatif. A fréquence égale, c'est plus performant qu'un P4, mais moins qu'un Itanium où un Alpha.

Après vérifications, c'est bien des tests quad-cpu.
Une analyse en anglais (personnellement, l'allemand et moi ca fait 3 ) est dans les news de http://www.aceshardware.com
 
Apparement, avec quelques optimisations supplémentaires, un quad-Opteron 1Mo de cache à 1.6GHz serait aussi performant qu'un octo-Xeon 2Mo de L3 à 2GHz  dans ce bench !!    
 
Et c'est un bench très important pour le marché des entreprises!

 
tu ne crois pas si bien dire  

la roadmap amd est bizarre...
voir se chevaucher en terme de pr rating le barton et le hammer, c moyen. surtt que le barton, en labsence de fsb400 et avec les frequences vraisemblables, sera a pr rating egal battu par le t bred... a voir tt ca... et le pr rating de l'athlon 64 light, c par rapport a quoi? a un celeron?
 

j avoue que quand je vois les resultats trimestrielles d amd(ce trimestre perte recors), je m inquite pour le futur d amd....

 
Voir des barton et des K8 à même rating, ca me parait justifié car ce n'est pas la même plate forme MAIS il faut qu'AMD sorte d'abord le hammer puis le Barton pour montrer qui est le chef.
Pour en revenir aux mérites Tbred/Barton, que de supputations de ta part  

 
de la même manière, un 286 à 16mhz et un 386SX16 ont les mêmes performances, mais:
- le 286 est en fin de vie, il donne le meilleur de lui-même
- c'est le 386 le plus nul qui soit: les 386 monteront jusqu'à 40mhz
- le 286 n'étant pas 32bits, il ne peut pas faire tourner Lynx, Linux, windows en mode étendu, doom etc.