Reprise du message précédent :
Les différents retards de l'athlon 64, c'était bien un problème avec le SOI, qu'ils n'arrivaient pas à faire monter en fréquence.
Avec l'aide d'IBM, ca devrait aller mieux

à propos d'une discussion il y a quelques temps sur la facilité de portage d'un programme x86 sur x86-64, voici la réponse (dans une discussion sur le portage du serveur CS) d'Andi Kleen, qui fait partie des personnes réalisants le portage de Linux sur Hammer:
 

 
LE manque de vitesse était dû simplement au SOI, pas au design ??
Bon espéront, une fois le probleme résolu, il n'y a pas trois mois de test à refaire.

 
Vi, c'est le méga point fort du 64bits à la sauce AMD.
2 semaines pour le portage de db2 sur lr x86-64, ca c'est fort.

 
C'est en fait "apparement" un problème de design sur le SOI. D'après AMD, ils n'ont jamais eu de problèmes de fabrication des chips en SOI. Mais ils auraient eu des problèmes de design, qui a fait que les cpu n'atteignaient pas les fréquences escomptée. En effet, le passage du bulk au SOI entraine apparement le besoin de revoir fortement le design. C'est en effet une transition bcp plus compliquées que le passage de 0.18 à 0.13µm par exemple.
 
 
Mais bon, toutes ces informations sont à prendre au conditionnel car il n'y a évidement aucunes déclarations officielles de AMD.
 
L'aide de IBM a été necessaire pour résoudre ce problème, et cela a eu lieu fin de l'année passée apparement.

oui, mais n'oublions pas que DB2 est justement un programme 64bits clean, car il existe aussi pour POWER4...
La seule chose à faire est vérifier les parties en assembleur s'il y en a, et faire des tests intensifs.
 
Ca demandera peut-être plus de temps pour les programmes qui ne sont pas 64bits clean

J'en ai vu un!
Enfin 2 pour etre precis... Une presentation en avant premiere avant le CeBit... Autant vous dire tout de suite, il va dechirer ce proc. La sortie de l'Opteron est pour dans 1 mois, après la presentation au cebit, l'athlon 64 en septembre. Un peu en retard mais ça vaut le coup d'attendre. Je ne dirais rien sur les perfs, juste que c'eqst pas le xeon qui est visé mais l'itanium2. Du coup intel sort l'itanium3 en catastrophe avec 9 mois d'avance et ça va deconner, comme à chaque fois qu'ils ont ete sous pression...
Concretement, les prix sont pas arretes. Ca depends du positionnement marketting. Mais les perfs sont là, en 32 comme en 64 bits. Celui que j'ai vu tourner est un 1600MHz de pre-serie, DC à 800 pour le test de perfs (ils voulaient pas donner de chiffres reels...) et meme à cette frequence il tient la route face à un xeon haut de gamme...
Ce qu'il y a de plus interessant, c'est quand meme la flexibilité due à l'absence de north-bridge. Tout passe par le HyperTransport et on entends parler d'une matrice de commutation permettant d'envisager des systèmes à plus de 16 proc. Faut savoir que le lien HT par cable fonctionnerais sur une distance de 22 pouces. Du coup ça permet de faire du clustering à tres haute perf et avec des latences minimes...
J'espère que j'en ai pas dit trop (confidentialité) et que ces infos confirme les speculations : ce proc est une revolution!

 
Y' un ruc que tu dis a propos de l'Itanium 3 qui colle pas trop, puisque celui ci est prevu pour 2005 et non 2004, donc meme si il l'avance de 9 mois il ne serait la que pour Mars 2004 dans le meilleur, donc, de quoi laisser voir a Intel comment fonctionne l'Opteron.
"Avec Montecito, Intel rejoint les grands fabricants de puces pour serveurs dans la course des processeurs à deux têtes.
 
C'est désormais officiel. Prévue pour 2005, la troisième génération d'Itanium, nom de code Montecito, sera dotée de deux processeurs gérés par un bus « arbitre » assurant l'interface avec le reste du système. Cette puce sera toutefois compatible avec le support (socket) de la génération actuelle d'Itanium.  
 
De plus, «  chaque processeur aura sa propre mémoire cache de niveau 3, dont la taille sera comprise entre 18 et 20 Mo  », précise Manny Vara, porte-parole d'Intel. Comparée aux 6 Mo de mémoire cache de niveau 3 de l'Itanium 2 (Madison) prévu cet été, et aux 9 Mo de son successeur, l'année prochaine (Madison II), la taille du cache de l'Itanium 3 est tout simplement énorme."

tu as sans doute raison, je n'ai pas verifié la roadmap d'Intel. Je me base sur les infos d'un boss d'AMD present lors de la demo... et peut etre yavait il un peu d'intox sur le concurent. C'eqst de bonne guerre...

Non, c'est l'Itanium 2+ qui est avancé, celui avec de plus petit ttransistors il me semble, non ?
 
sinon NicolBolas, tu dit qu'a 1.6 Ghz tient tête à un Xeon haut de gamme ?
Bon, ca à l'air pas mal, mais as tu vus des machines multi cpu puisqu'il semble que c'est là ou AMD va faire fort ?

oui, ce serait intéressant de savoir quel type de système tu as vu
DP, MP ?? et sous quel OS ?, il n'y avait pas un Windows Server 2003 par hasard ??
 
Sinon, il ne me semble pas que tu ais révéler des trucs inconnus.
Juste le cable pour le HT, tu en as vu ou on t'en a juste parlé ?

J'aurais juste une tite question en passant :
 
l'Athlon 64 mobile ? il est prévu  en septembre lui aussi comme celui pour les fixes ?
 
 

apparement c'est aussi prévu pour cette année, mais bon ce n'est qu'une roadmap...:ange:  
 

En fait CT un biproc en 1U avec possibilité de monter 4CPU (toujours en 1U).
Le cable pour le HT je ne l'ai pas vu, c un mec d'AMD qui en a parlé, mais il y a les connecteurs sur la carte mere. Ca ressemblait à 3 conecteurs sata cote à cote.
Quand à l'os, ct du 2000 adv server. Il a été monté à l'arrache pour la demo improvisée...
Enfin il devrait bien tourner sous 2003, je me fais pas de souci. Il tournes deja bien chez moi...

 
l'itanium3 est aussi avancé apparament. Mais c'est l'I2+ qui sortira en meme temps
 

La seule difference entre l'athlon 64 et l'opteron c le nombre de HT. Le fait qu'il y en aie 3 sur l'opteron le destine de toute façon à du multi-cpu.
 
on a soit  

, soit  

en config standard, avec un HT supplementaire pour les liaisons externe (AGP, PCI-X, et toutes les IO...)
mais on peut faire du

 
et avec une matrice externe il n'y a plus de limite...
 
edit : j'arrives pas à aligner les liens, mais bon j'éspère que tout le monde a compris...

pas tout à fait .... ca correspond à quoi les X ???
 
Et la matrice externe

du 4-cpu en 1U    
C'était un système de Newisys, non ?
Sinon, à propos du connecteur HT, il y avait autant de pins que le SATA, ou il y avait l'air d'avoir plus ? Car si c'est autant que le SATA, ca fait pas beaucoup...
 
T'as pas une photo?
 
Et quand je parlais de Win2003, je voulais dire une version 64bits en fait.
 

ben, il y a aussi le nombre de canaux DDR, un seul pour l'A64 et 2 pour l'Opteron. A moins que tu ais un scoop et qu'ils prévoient également 2 canaux pour l'A64...:bounce:
 
Au fait, sans vouloir être indiscret, c'était quoi comme présentation? Un truc à ton boulot ? Tu travaille dans quel secteur ?
 

 
Les X sont des connections croisées je pense, mais,
NicolBolas, je vois pas comment tu peux faire ca pour le 4-cpu, ca fait 4 connections par cpu !? A moins d'enlever les connexions vers les périphs...
 

Non, 3 connexions suffisent.
Pour 4 CPUs, tu fais un carré, avec un proc à chaque coin. Ainsi, chaque processeur est relié à 2 de ses voisins et conserve un lien vers les périphériques.
Mais 2 processeurs opposés ne pourront pas dialoguer directement, ils passeront par un intermédiaire.

 
nan c DataSwift qui va les proposer en france. Ils font des clusters haute densité. Ya de la pub dans Login sur certains produits.
 

 
Le connecteur ressemblait à 3 connecteurs SATA cote à cote donc ça fait 3* plus de pins
Et j'ai pas de photos, non. J'aurais bien aimé mais meme si je les avais je n'ai pas le droit de les diffuser...
 
[citation=2286074,22]
Et quand je parlais de Win2003, je voulais dire une version 64bits en fait. [/citation]
 
ben non on etait en version 32 bits... J'aurais bien aimé aussi mais il n'avait pas d'OS 64 bits sous la main à ce moment. Meme Linux en x86-64 est pas evident à trouver parait-il... Le noyeau public n'est pas patché pour
[citation=2286074,22]

ben, il y a aussi le nombre de canaux DDR, un seul pour l'A64 et 2 pour l'Opteron. A moins que tu ais un scoop et qu'ils prévoient également 2 canaux pour l'A64...:bounce:[/citation]
 
nan tu as raison pour l'instant il ne prevoient pas le bidanal ddr sur l'athlon 64. Fin il sera possible pour les fabricants de chipset d'utiliser un controleur de memeoire externe pour faire du bicanal et de la DDRII, avec un debit maximum de 6.4GO/s, le debit de l'HT. On en revient alors à un système de north/south bridge.
Techniquement c'est faisable mais ya pas eu d'annonces là dessus...
 
[citation=2286074,22]Au fait, sans vouloir être indiscret, c'était quoi comme présentation? Un truc à ton boulot ? Tu travaille dans quel secteur ?[/citation]
 
ben je suis en IT rezo/com à la recherche d'un CDI... en attendant je suis en "freelance" improvisé
 
 
 
[citation=2286074,22]Les X sont des connections croisées je pense, mais,
NicolBolas, je vois pas comment tu peux faire ca pour le 4-cpu, ca fait 4 connections par cpu !? A moins d'enlever les connexions vers les périphs...
[/citation]
 
Les X c des connections croisées mais je me suis planté ya pas de connection en diagonal sur le modele 4 proc... On pourait faire
-0-0
 |/|
 0-0-
à la rigueur
 
 
Concernant la matrice, ce serait une extension du controleur integré au CPU mais dans un composant à part avec bcp plus de canaux. On pourait ainsi enviager un fond de pannier avec une matrice à 64 (ou plus) cannaux permettant donc des systemes de "cluster" à tres haute performance.
Je met cluster entre "" parce que puisque le HT est commun, un proc peut aller lire directement dans la memoire de l'autre et tous fonctionnent comme dans n'importe quelle machine SMP. Du coup on se retrouve avec des systèmes à un nombre potentiellement illimité de processeur... Mais là je vais peut etre un peu trop loin. On vera ce qu'AMD ou des fabricants de chipsets proposeront. Mais les possibilités sont impressionantes...

Ce n'est pas Cray qui a prévu un super-ordinateur avec 16000 Opterons ?  

Bon, OK, j'avoue, j'ai un peu exagéré  
 
Ils ne prévoient "que" 10 000 opterons (à 2 Ghz)  
http://www.hardware.fr/html/news/?date=22-10-2002#5251

 
Ben ca doit etre sympa 10 000 opterons  
Et les 16000, ca viendra bien un jour, fo pas désespérer

et comment ils vont le refroidir le cray? à l'azote liquide? Paske il dissipe quand meme 90W l'opteron...
 
D'ailleurs j'ai pensé à un truc : le watercooling central
je m'explique : dans des armoires de cluster on a souvent le pb de l'extraction de la challeur. Grosse clim imperative pour brasser l'air. Mais si on envisageait un watercoolinf (voire un systeme au r134...) centralisé? La tuyauterie est comune, ressort à l'arrière des racks et la pompe ou le compresseur au bout avec un radiateur tout le long de l'armoire... Après tout c'est le genre de systeme utilisé dans les supercalculateurs

je suis quand même étonné, ca doit être vachement remplis ce chassis 1U, avec les 4 sockets, tous les emplacements mémoire (au moins deux par sockets je supposes) et tout le reste...
Enfin, c'est possible, mais c'est vraiment pour faire de la haute densité
 

mmh, apparement un connecteur SATA n'a que 14pins, ce qui fait 42 pins en tout. Il faut 34pins pour du HT 2*4bits, et 55 pour du 2*8bits. Soit c'est des connecteurs qui sont un peu plus dense que du SATA et il y a les 55pins, mais ca fait toujours moins que les connection standard des Opterons.  
Soit ils ont des spécifications différentes pour le HT sur cable, ce qui est tout à fait possible.
 

oui, il y a le support x86-64 dans la version standart du kernel et de gcc; mais apparement il faut qd même un patch (qui est sur www.x86-64.org) pour le noyau pour que ca marche vraiment.
Suse et RedHat auront des distribution complètes x86-64, pour la sortie de l'opteron j'espère.
 

on peut théoriquement le faire, mais je sais pas si on va y gagner énormément, le latency va au moins être doublée. Surtout qu'un controlleur externe aura sans doute une efficacité (rapport BP réelle/BP théorique) moins grande que l'interne, donc la BP sera loin d'être doublée.
On peut toujours espérer qu'AMD change d'avis et face des A64 bi-canaux. Mais y a peu de chance je crois...
 

 
oui, il y avait une discussion assez technique là dessus sur le forum de Aces'Hardware il y a qlq temps. En gros l'idée c'est d'avoir un système 5-way avec 4-cpu et une connection vers un "switch" qui se fait passer pour un autre CPU. Ce switch permet de faire communiquer les différents sous-système en utilisant une technique proche de l'ip masquerading (= NAT).  
L'ensemble des sous systèmes apparaissent donc comme un seul gros système, du point de vue de l'OS.
 
Newisys travaille normalement là-dessus, ils développent actuellement des systèmes 4-way qu'on peut connecter ensemble pour aller jusqu'à un système 32-way.

Tiens d'ailleurs NicolBolas à ton avis, les 10 000 opterons, ils vont executer une boucle infinie en combien de temps ? Plus ou moins de 4 heures ?
 
Sinon, c'est clair que ca doit bien chauffer ... C'est bien pour l'hiver remarque
 
Le seul truc qui est dommage dans l'histoire, c'est qu'ils vont servir à des simulations nucléaires    

bof je dirais 2h45  
comme quoi il y en a qui regardent les signatures, mais tu es le premier à relever cette connerie

 
en fait l'alim se retrouve à l'avant pour avoir toute la largeur pour la carte mere... le but est seulement d'obtenir une densité maximum. Perso je ne miserais pas sur ces systèmes là... mais dans certains cas ou l'espace est compté ça peut se justifier...
 

 
Pour etre franc je n'ai pas fais gaffe aux specifications de ce connecteur. Tout ce que je peut te dire est qu'il y en a un à coté de chaque proc et qu'il fait environ 4cm de long avec une densité et une forme qui m'a fait penser à du SATA. Mais je n'ai pas de certitude quand au format de l'HT utilisé dessus. D'après le mecs qui me l'a montré c'est du 16bits...
 
 

 
en effet ça a l'air de fonctionner... Mais le problème etait surtout le manque de temps pour la demo improvisé. On etait meme pas sensés le booter... mais bon on a insisté car sans ça, ils auraient pu rien mettre sous les rads on aurait pas pu savoir...
 
 
 

 
le pb c'est que si tu changes le controleur memoire, tu changes aussi le packaging (donc le socket) et la carte mere. Mais en effet le controleur ram en HT n'est pas interessant...
 
 

 
Oui ça ressemble à ça... Mais sachant qu'il est aussi techniquement possible de faire du AMP avec des athlon64, on pourait tout simplement voire des machines SMP à base de dizaines d'athlon64 et /ou les melanger... Et se servir alors de l'athlon comme coprocesseur en gros...
 
Mais bon si on debat de toutes les configurations possibles on est mal barré : elles sont infinies!

je suppose que ce peut être utile pour avoir des systèmes à grande densité, et pas pour un serveur isolé) qui aurait besoin de plus de HDD...). Enfin, si c'est pour la densité, il vaut carrément mieux prendre un serveur Blade.

à coté de chaque proc !?
ca fait 4 connections externe !!??
Ca semble vachement compliqué...
 
L'HT 2*16bits a besoin de 103 connecteurs... mais il est tout à fait possible que la connection sur cable n'ai pas le même type de signalisation (pas en LVDS...?)
enfin, on verra qd ca sortira

mais vous avez vu ca où si c'est pas indiscret? vous avez eu une présentation que de AMD ?

en effet, mais il semblerait que ca marche pour le socket, l'A64 a 764 pins, mais ca semble bcp trop pour justifier un controlleur mémoire et une seule connection HT. Par contre ca marche bien si on compte deux canaux DDR... Mais bon, c'est juste le socket, le processeur lui-même n'a qu'un seul controlleur intégré, et les cartes mères sont uniquement prévues pour un seul canal...
En gros, le socket semble avoir 150pins inutilisées...

c'est clair, c'est une architecture vraiment prometteuse

à propos des cables Hypertransport, API avait fait une démo il y a quelques temps:
 


Le cable hypertransport est le cable noir qui relie les deux systèmes

pas mal comme demo... C koi les configs des 2 machines? et l'OS?

aucune idée pour les machines, si tu veux, tu peux demander à Brian Neal de Ace's Hardware: http://www.aceshardware.com/forum?read=95023281
 
Pour l'OS, ben apparement, c'est KDE à l'écran, donc ce serait sous Linux. Mais ca doit pas avoir d'influence sur la démo, l'OS n'a aucun moyen de savoir si c'est du HT "direct" ou sur cable.

a votre avis l'athlon 64 vaudra combien a son arrivee ??
 
 
Merci

 
A peu pres le meme prix que l'athlon XP, vu qu'il doit le remplacer en haut de gamme. L'athlon XP passera alors aux prix du Duron
 
 
Enfin, je pense. Et j'espere aussi. Mais si c'est comme ca que ca se passe, ben,l'athlon 64 et moi, ca sera une grande histoire d'amour

 
à mon avis il sera quand même plus cher à sa sortie, mais après qlqs mois ca devrait se mettre au niveau des AXP. Je suppose qu'au départ, il y aura tj Duron - AXP - A64

 
Ben je pensais aux Athlons XP haut de gamme(3000+) qui vont passer au tarif des AthlonXP bas de gamme d'aujourd'hui qui eux meme vont tomber au tarif des Durons ...
L'Athlon64 doit quand meme sortir dans 6 mois, et l'air de rien c'est loin 6 mois

je suis d'accord, mais si ils ont encore des stocks de duron, ils vont les donner gratuitement alors ?    
 
c'est clair que c'est long 6 mois, surtout si les 6 mois tendent vers 12  

 
J'aimerais bien qu'il les donnent. Mais si tu regarde la roadmap, tu verra que la production des dudu va etre arretée au moment de l'Athlon64. Et il vont peut etre les brader au moins.
 
 
Pour le deuxieme point, j'espère pas. Le contraire serait sympa meme, s'ils peuvent le faire chez AMD. Juste avant l'été, pouf communiqué d'AMD : Disponibilité de l'Athlon64 ...
 
Bon, je redescends sur terre, et j'économise en attendant

ce serait chouette, mais ne rêvons pas...  

 
Non .... mais si, revons un peu Et puis ca leur ficherait une sacré pub à AMD en plus !
 
Toutes facons ca se ferra pas, l'été es pas un bon moment pour vendre du matos informatique. Il vont attendre la rentrée de septembre

pour répondre à la question de la ventilation/watercooling du CRAY 10000-Opterons, je rappelle que dans le passé (dans les années 80 en tout cas pour le Cray 2), Cray immergé ses machine de un bain d'huile isolante électriquement qui avait son circuit de refroidissement et de ventilation .
 

 
L'UC est au premier plan et les tubes transparent derrière sert au débullage du liquide de refroidissement