Reprise du message précédent :

vrai

Ca ne sera probablement pas compatible.
 
Llano et Zambezi sont tous les 2 attendus sur de nouveaux sockets.
 
Le 890GX n'est rien d'autre qu'un 790GX avec le SB850 qui devrait équiper les premières cartes pour ces CPU.

Oui enfin le 890GX est un 790GX avec un IGP mis à jour pour l'occasion .

+1

Même pas vu qu'il a le même nom si je ne m'abuse.

Je ne suis pas très familier avec les chipsets amd, en regardant à nouveau la première page pour les chipsets graphiques, si je dis pas de bêtises : 790GX (HD3300) -> 785G (HD4200) -> 890GX (à priori HD4200) -> 885G (HD4k) -> 990GX (?) -> 985G (HD5k).

Si la plateforme Leo n'est pas compatible avec les bulldozer, il y aura toujours un upgrade possible vers les nouveaux thuban et zosma. C'est pas si mal  

drap.

 
Bah, dis-toi que l'un est DX10 et l'autre DX10.1 . Ils sont donc forcément différents .
 

 
Pour le moment, on ignore tout de cet hypothétique 885G ou 990GX ni après ...
Mais la logique voudrait effectivement que ça se suive comme ça .

Y'a un truc qui me choque quand même ...  
 
Intel fait toute la pub de SNB avec l'AVX, annonçant carrément des perfs x2 en jeu (au passage c'est faux c'est un x1.8 max), alors qu'AMD ne le fait que sur son archi de module . J'ai l'impression que l'AVX ne sera pas implémenté ... m*rde, et si le SSE5 était finalement resté ? J'espère pas ...

qui avait raison sur l'AVX

 
Oui, d'accord, d'accord ...  
 
C'est d'ailleurs grâce à cet enseignement que j'ai pu établir le lien entre l'annonce d'Intel qui affirme "+90% en matrices" et "x2 de perfs en jeu" : en fait c'est x1.80 maximum .

Reste que je reste perplexe quand je vois la pub qu'Intel fait autour de l'AVX pour son SNB contrairement à AMD qui promeut sa solution MT .
 
J'avais lu des news disant qu'Intel avait modifié l'AVX sans arrêt pour empêcher AMD de l'implémenter correctement dans BD ... d'où ma perplexité ...

Comme les 8800GT/9800GT/GTS240?  
 
Et visiblement je m'étais planté entre 785G et 790GX, m'enfin la différence entre les 2 est déjà difficile à cerner en dehors du nom de l'IGP.
 
Après avoir refait un petit tour sur google, il est possible que les CPU à base de Bulldozer utilisent dans un premier temps l'AM3, mais à terme ça changera vu que l'entrée de gamme aura un nouveau socket et un IGP dans le CPU, donc les chipsets avec IGP c'est un peu à oublier, sauf peut-être pour le monde des serveurs.

 
Bah, tous ces GPU ont une gravure différente (65nm>55nm>40nm), donc ils diffèrent tous un petit peu (enfin, plus au niveau du design que de l'archi) .
 

 
Si tu veux parler de Llano, il te suffit de faire un retour de plusieurs pages en arrière sur ce ^m topic pour voir que Wirmish annonçait déjà un nouveau socket pour les Llano (ou au moins un nouveau chipset, à la manière du H55) .
Or, BD et Llano ne seront pas basés sur la ^m archi, les premiers seront ... ben, BD ( ) et les autres K10.5 en 32nm .
 
Donc rien n'empêche BD de s'installer sur l'AM3 en laissant les Llano à un autre socket/plateforme pour concurrencer les SNB .
Je me demande quelle sera d'ailleurs la tactique d'AMD à ce sujet étant donnée que les Llano devront être en face de SNB ...  
Et ces SNB seront équipés de Turbo, et d'AVX !

Non, non, les différences c'est juste le support abandonné de l'hybrid SLI sur la 9800GT et les fréquences à peine augmentées sur la GTS240
 
Sinon, pour ce qui est des sockets, il n'y a pas vraiment de logique à conserver l'AM3 pour les CPU à base de Bulldozer si l'entrée de gamme passe à un nouveau socket. D'ailleurs Llano ne sera pas forcément à mettre en face de Sandy Bridge qui sera forcément un quad.

On peut aussi dire ça, oui .  
Si cette architecture fut la fierté de nVidia en son temps, la raison de sa pérennité est plus que honteuse pour la firme ...

ça se comprend... untel =  
 

faute de supports des intégrateurs    

Ca se rapproche
http://arstechnica.com/business/ne [...] -isscc.ars

The 32nm implementation of an AMD x86-64 core occupying 9.69mm2  and containing more than 35 million transistors (excluding L2 cache), operates at frequencies >3GHz. The core incorporates numerous design and power improvements to enable an operating range of 2.5 to 25W and a zero-power gated state that make the core well-suited to a broad range of mobile and desktop products.

Bon, l'auteur reconnait ne pas être certain du type de cpu exact.

Il s'agit du Llano .  
 
En tout cas, le process 32nm doit vraiment être bon s'il permet déjà d'atteindre 3.00GHz et plus alors qu'il n'est pas complètement finalisé !

grave

Par contre, quelqu'un a-t-il des nouvelles de l'AVX ? Il faudrait savoir s'il sera implémenté ou pas dans Bulldozer ... les rumeurs indiquent que oui, mais évoquent également le SSE5 . Et d'autres encore évoquent le fait qu'AMD aurait abandonné le SSE5 pour implémenter l'AVX ... Bref, c'est pas clair tout ça .
 
Je pressens que ce jeu d'instruction aura beaucoup de poid dans le match Sandy Bridge Vs Bulldozer ..

Les jeux d'instructions mettent des mois voir des années à etre bien exploités.
MMX, SSE, SSE2 etc etc.
Peut nombreux sont les soft à utiliser SSE4 il me semble non ?
Ce n'est donc pas si grave que ça .
En plus si ça peut etre rajouté par la suite (cf SSE3 sur les Athlon 64 venice) que Bd sorte sans ne serait pas un gros soucis..

Le SSE fut bien une "révolution" à son époque, non ?
L'AVX devrait provoquer le même choc .

Une révolutions ?
Je ne sais plus, peut etre dans son concept et ses capacités mais qd les Pentium III sont sortie avec, tres peu (voir aucune sauf test synthétique) d'application en tirait partie.
Quand Sandy bridge sortira, combien d'appli supporteront l'AVX ?
Aucune déjà dans les appli/jeux actuels et dans celle annoncé pas vu bcp qui mettait ça en avant.
 
Tout ça pour dire qu'il ne faut pas s'inquiéter si la 1ere révision de BD ne supporte pas cet AVX.
Le temps que ça soit utile dans les appli ça sera supporté par les révisions suivantes (si AMD à le droit bien sûr d'intégré AVX mais c'est un autre problème là).

Je sais pas, je m'intéressais pas au hardware à cette époque, mais je crois que l'arrivée du SSE a quand même été un "petit" événement, sinon grand . Ma foi, wait & see, que dire de plus ...

Moui, enfin pour le MMX c'était tellement mal foutu que la rareté de son utilisation était logique hein
 
Je ne sais plus si c'était 100 ou 300 cycles de FPU idle pour activer/désactiver le MMX, bref en gros il fallait choisir entre SIMD sur des données 8bits ou FP.

Les "CS3-4" (creative suite) D'adobe utilise rspectivement SSE2 & SSE3; pour le SSE4 d'après des "modeler-3D" un peu fou, les dernières versions de Mental et de 3DS L'utilise comme "Clé" pour facilité certain rendu   (enfin ce que j'en sais )

+1 Le SSE et le MMX ont particulièrement bien réussi dans la carrière de L'athlon XP, est rappeler vous que ça avait fait mal a untel

c'était plutôt les possibilités de choix qui manqué, 57 instructions même pas multiples entre elles , ça laissait songeur; Eh ! heureusement qu'il y avait le 3DNow! hein ? FP quand tu nous tiens !!! pour le nombres de cycles, pour ma part, j'ai trouvé:
-Pénalité D'activation MMX -> 27 Cycles hors-entiers, 73 Cycles Avec entiers;
-Pénalité Passage à FPU    -> 11 Cycles Avec entiers, 161 Cycles Hors-entiers;
 
Il me faut d'autres sources, la-dessus, pour confirmer, mais ce sont les chiffres de mon 233MMX (1990 Inside   )

Ca permet d'estimer ce qui sera présent dedans
 
Core 9.7mm²
Core + 1Mo L2 17.7mm²
 
4 cores et leurs L2 respectifs représentent donc une surface de 71mm².
 
Si on ajoute à ça 4Mo de L3 ça nous amène à 107mm², ce qui laisse ~70mm² pour y caser un GPU, soit vraisemblablement un Redwood dont le die fait 104mm² en 40nm (en gardant à l'esprit qu'une bonne part du die est destinée au contrôleur RAM, en 32nm le reste représenterait ~60mm²). Si AMD utilise une RAM plus dense (T-RAM, eDRAM...), le L3 pourrait être beaucoup plus gros tout en restant dans une taille "raisonnable".
 
C'est pas vraiment ce que j'appellerais APU, mais en combinant tout ça Llano aurait donc une taille inférieure à Deneb (~200mm² contre 258mm²). Sandy Bridge a intérêt à avoir un GPU costaud si ça finit comme ça, pas juste "2x plus performant que Clarkdale". Même si ils sont moins généreux ça sera de toute façon nettement supérieur au 785G, et niveau CPU ça ne change pas vraiment de Deneb.
 
En tout cas ça confirme que c'est pas Llano qu'il faut attendre mais bien les déclinaisons de Bulldozer.

Je viens de lire tout ce sujet, et je n'étais pas au courant qu'il y avait eu des infos de gros problèmes sur le 32nm, en même temps, c'etait encore très prématuré d'attendre un process finalisé.
Quand aus perfs annoncés, je suppose qu'il s'agit d'humbles estimations.

 
Comment tu sais que le L2 fait 8mm², et que le L3 fait ~82mm² ?

Pour le L2 c'est annoncé par AMD, j'ai juste considéré que le L3 avait la même densité (ce qui est proche de la réalité).
 
En tout cas, ~100mm² pour l'équivalent d'un Athlon II X4 c'est pas moche du tout.

En effet .
Et ça le sera encore moins si AMD tient ses promesses concernant les technologies d'économie d'énergie !

Np les améliorations sur la conso des CG entre HD4*** et HD5*** sont un signe et AMD va faire aussi bien avec les procos qu'avec les CG. On y croit !!!!!

Oui, enfin, les HD4000 surpassent cependant les HD5000 en 2D, donc tout n'est pas rose .  
 
J'espère que la prochaine architecture graphique d'ATi sera à même d'enfoncer encore un peu plus nVidia !

faut quand même pas oublier qu'il y a 2x plus de transistors aussi

Bah, justement . Les HD5000 devraient surpasser les HD4000 à tous les niveaux ... or elles se font battre à plate couture dans la plupart des tests .

   t'as vu ca ou ????

http://www.presence-pc.com/tests/2 [...] -23257/11/

En 2d osef de la puissance, les 5000 sont moins puissante car fréquence très réduite pour des économies d'énergies, et c'est extrêmement efficace.
Les progrès de ce côté la sont excellent.
Si tu veux qu'elle rox en 2d tu coupe le powerplay et elle reste à font tout le temps....mais tu consomme pour rien.
C'est comme si je disais que mon PHII x4 ce fait battre par un athlon x2 64 lorsque le C&Q et activé....