Reprise du message précédent :
Je MàJ, merci

Les P4 étaient bien moucraves quand même

Je voudrais faire remarquer une incohérence avec Llano .
Aujourd'hui, les MB AM3 ne sont pas équipées nativement de sorties vidéo . Alors, comment fera le GPU du Llano ?
 
Tout ça, ça veut probablement dire qu'AMD sortira un chipset pour ses Fusion, et un chipset pour ses CPU normaux ...
Obligé .

plateforme AM3- pour les llano

 
Ou AM3++ pour les Bulldozer

Posté le 10-12-2009:

Posté le 11-12-2009:

Ok, ok ...  
J'avais mal lu et/ou oublié .

Le dodécacore d'AMD prévu pour mars 2010  
 
http://www.comptoir-hardware.com/a [...] -2010.html

Et le Bulldozer d'AMD prévu pour ...
 
AMD to Start Production of First Bulldozer Processors in 1H 2011

 
Tout ça, c'est que deux K10.5 Hexacore placés en MCM sur le ^m bout de silicium . Et, à cause de leur gravure en 45nm, ils n'arrivent ^m pas à atteindre 2.50GHz ...
 

 
Si AMD débute la production des premiers Bulldozer au premier trimestre 2011, on peut espérer les voir en boutique à la fin du Q1, donc en Mars s'il n'y a pas de retard .

1H ça veut dire mois de Mai et non premier trimestre 2011 (1Q).

Ah, oui, j'ai encore confondu H1 et Q1 ...
Q1 = Janvier, Février, Mars
H1 = Janvier, Février, Mars, Avril, Mai, Juin
 
Donc ... on peut espérer les 1ers Bulldozer entre Mai et Juin .
M'enfin, aujourd'hui, c'est ^m pas du début de la production qu'on est loin, c'est de la finalisation du procédé de gravure ...
Donc, ça peut encore varier de 1 trimestre ou plus si IBM prend du retard ou que son procédé n'est pas assez performant .

Ma petite prédiction:
· Mars/Avril pour les Radeon 6000.
· Mai/Juin pour les CPU à base de Bulldozer.
· Même date pour les chipsets de la série 900.
 
2011 sera l'année du renouveau chez AMD.

Encore des news rumeurs sur le Bulldozer...
 
Bulldozer:
· 2x 4 instructions par clock
· jusqu'à 2x 4x 64-bit Int instructions par clock (Possibilité de 10 Int par clock avec la fusion de 2 instructions.)
· jusqu'à 4x 64-bit FP Multiplications et Additions par clock
 
Nehalem:
· 4 instructions par clock
· jusqu'à 4x 64-bit Int instructions par clock
· jusqu'à 4x 64-bit FP Multiplications ou Additions par clock
 
De plus, un module Buldozer serait non seulement capable de traiter 2x 128 bit ou 1x 256 bit FMAC par clock, mais il pourrait probablement traiter 2x128 bit ou 1x256 bit FADD et 2x128 ou 1x256 bit FMUL par cycle.
 
Étant donné que les rumeurs laissent croire que la taille d'un module DB sera similaire à celle d'un core de Westmere, je vous laisse deviner lequel des 2 architecture offrira le meilleur rapport perfs/mm². Naturellement, pour cela il faut que les rumeurs soient vraies...
 
 
EDIT: Encore un petit paragraphe parce que vous le valez bien.

Lorsqu'un module exécute 2 threads on n'obtient pas 2x plus de puissance qu'avec 1 thread, mais jusqu'à 80% plus de puissance. Autrement dit le fait d'exécuter un 2e thread augmente la charge des unités qui sont partagés entre les 2 threads (ex: decoder, scheduler), mais ces unités ne peuvent traiter qu'un nombre X d'instructions à la fois, et on peut en déduire que ce nombre d'instructions n'est pas suffisant pour remplir les pipelines des 2 cores INT et du core FP/SIMD. On pourrait donc dire qu'un module BD est Scheduler ou Decoder limited.

Les unités SSE utilisent effectivement beaucoup de transistors, et sont assez peu utilisées. AMD cherche donc à optimiser de ce coté là. Mais pourquoi alors rajoutent-t-ils leur propre sur-couche maison d'instructions SSE ? Qui utilisera ces instructions non compatibles INTEL? Y'a visiblement des ingénieurs qui ne tirent pas dans le m^me sens au sein de cette société ...

 
Bha, soit c'était ça, soit AMD devait faire deux cores séparés donc classiques .
Du coup, imaginons un X2 BD : il a un module et peut donc gérer 2 threads à 80% de sa puissance .
L'équivalent dualcore chez Intel, un SNB qui a deux cores séparés .
Qui va gagner le duel ? Le modèle Intel, parce que lui, en plus d'avoir l'Hyper-Threading, il pourra gérer 2 threads à 100% de sa puissance .
 
Si après on compare un core SNB à un module BD, l'avantage sera à l'architecture d'AMD, mais ce n'est pas vraiment valable puisque Intel ne nommera ses CPU qu'en fonction de leur nombre de cores réels et sans compter l'Hyper-Threading ...
 
Donc pour que vainc l'architecture Bulldozer, il faudra qu'AMD nomme ses processeurs en fonction de leur nombre de modules et pas de sous-core . Sinon, aux yeux du consommateur lambda, Intel aura considérablement l'avantage .
 

 
Euh ... ? Tu veux parler du SSE5 ? Je crois qu'AMD a décidé d'annuler son implémentation dans Bulldozer, au profit de l'implémentation de l'AVX d'Intel .

+1, et un grand +1 même !  
 
Si j'ai bien suivi, un "module" peut gérer 2 sous core. C'est comme si on avait un processeur simple coeur mais pouvant gérer 2 thread c'est bien ca je pense ?! Alors oui AMD devra noter ses CPU en fonction de leur module ce qui signifie forcément qu'un dualcore de la génération Bulldozer pourra gérer 4 thread comme le fait le core "i" de Intel pour l'hyperthreading

 
Exactement .  
 
1 module Bulldozer = 2 sous-core alimentés par le ^m scheduler/decoder, qui limitera donc leur puissance à 80% de leur potentiel .
Un score vraisemblablement excellent comparativement à l'Hyper-Threading d'Intel, qui peut carrément avoir des performances négatives .
 
Donc, si AMD nomme ses CPU en fonction de leur nombre de modules, AMD piquera très facilement le leadership d'Intel, et en très peu de temps, pour peu que le procédé de gravure en 32nm d'IBM soit performant et rentable à temps .

oui .... ben je vois déjà le service marketing hyper foireux de chez AMD nommer un module Bulldozer comme un dualcore ......      

Tu penses comme moi, ça serait une erreur monumentale que de faire ce choix-là de dénomination .
 
Par contre, un module Bulldozer coûtera près de deux coeurs séparés et complets, il ne serait donc pas étonnant que les prix bas d'AMD se retrouvent à la hauteur de ceux d'Intel (sauf qu'Intel continuera toujours à avoir plus de marge ) .

c'est bien pour ca qu'ils vont le faire : c'est des incompétents !

Faut pas faire de conclusion hâtives.
 
On sait que si un module n'exécute qu'un seul thread il offre 100% de perfs.
Et lorsqu'il doit partager 2 threads, chaque core INT n'offre que 90% des perfs maximales.
Sauf que ces perfs ne sont pas comparés entre le Bulldozer et le Phenom II.
Autrement dit le 90% de perfs du BD est peut-être plus élevé qu'un 100% de perfs sur un Phenom II.
 
 
 
@regis183: AMD avait choisi d'intégrer son SSE5 (le 30 août 2007) sur le Bulldozer... mais Intel a copié ces instructions en avril 2008. Intel a choisi de nommer ces instructions AVX et de les implémenter dans le Sandy-Bridge et dans ses futurs CPU. Étant donné que c'est Intel qui impose sa loi à tout le monde, AMD a été obligé de reprendre l'implémentation d'Intel. Sauf que ce dernier n'a pas repris la totalité des instructions SSE5. AMD a donc ajouté l'XOP et le FMA4, alors qu'Intel n'utilisera le FMA3 que sur son Haswell (en 2012) et fera l'impasse sur l'XOP. Le seul problème c'est qu'Intel n'intégrera sûrement pas les fonctions supplémentaires d'AMD dans son compilateur. Heureusement qu'il existe d'autres compilateurs -> Exemple
 
 
 
@Zack38 et seth-01: "Donc pour que vainc l'architecture Bulldozer, il faudra qu'AMD nomme ses processeurs en fonction de leur nombre de modules et pas de sous-core . Sinon, aux yeux du consommateur lambda, Intel aura considérablement l'avantage ."
 
En fait c'est plutôt l'inverse, car lorsque le consommateur lambda arrivera dans un commerce il aura le choix entre un CPU AMD à 8 cores ou un CPU Intel à 4 et peut-être même 6 cores. Et devinez ce que le consommateur lambda choisira si ces CPU sont offerts au même prix.

 
OK merci, c'est plus claire comme ça  

Bin comme d'hab Intel

 
Vu comme ça, certes, c'est très intéressant pour AMD, mais moi je me sentirais roulé en connaissance de cause .
 
Pour le FMA4, qu'est-ce que ça a de particulier par rapport au FMA3 ? Tu le présentes un peu comme une évolution majeure, peut-être des explications supplémentaires seraient-elles le bienvenue ? ^M chose pour le XOP ?
 
Et, question compilateur, Intel va se faire attaquer en justice, notamment parce que son compilateur abaisserait volontairement les perfs des processeurs concurrents ...

Tu te sentirais roulé si un Phenom III 8 cores (4 modules Bulldozer) offrait plus de perfs qu'un Sandy-Bridge 6 cores (12 threads) ? Ah bon.    
 

Le FMA4 c'est ce que voulais implémenter Intel dans son futur CPU... sauf qu'ils ont dû revoir leurs plans et ont repoussé le FMA4 sur le Haswell en 2012... et ensuite ils ont de nouveau modifié les specs et ils ont limité l'implémentation au FMA3. Du côté d'AMD, les techs n'ont pas eu de problèmes et ont implémenté le FMA4 original dans le Bulldozer, même si au départ ils ne voulaient implémenter que le FMA3.
 
En fait le FMA est déja utilisé par AMD... dans le Cypress (RV870).
Les specs DX11 impose en effet le support du standard IEEE754-2008.
Naturelement le Fermi supportera aussi le FMA.
 
Pour plus d'info sur le FMA -> Wiki (anglais)

 
En ce qui concerne le XOP, voici encore une fois le Wiki -> LIEN

Ça fait des années que je le dis, et je ne suis pas le seul :
 
-> PCMark aime Intel
 
Le 3e graph montre que lorsqu'on modifie le CPUID du Nano "CentaurHauls", par "GenuineIntel" ou par "AuthenticAMD", la bande passante mémoire du Nano n'est étrangement plus la même.
 
 
Autre exemple: Intel compiler and AMD processors  
 

Les résultats du mec indiquent qu'un Athlon 64 offre les même perfs qu'un Core2Duo à fréquence égale lorsque le compilateur exécute un code optimisé pour un CPU Intel... mais exécuté (grâce à un patch) sur un Athlon 64.

PUT*** c'est proprement scandaleux !! moi je dis PROCÈS !!

donc tout ceux qui disait que les core2duo poutraient les athlon x2 originaux n'étaient que des gens qui ont été trompés par le compilateur Intel? si c'est le cas ce n'est plus de l'ordre du scandale, et l'argent qu'AMD a obtenu d'Intel deviendrait une très bonne affaire....pour Intel

tu parles des C2D en 65nm ?

 
Je me sentirai surtout roulé si j'achète un octo-core (4 modules) Bulldozer qui ne pourra au final gérer ses 8 threads qu'à 80% de sa puissance . M'enfin, ça, c'est tout un débat ...
 
Ensuite, tu n'as pas vraiment répondu à ma question . Le FMA, c'est bien autre chose que le SSE, non ? C'est bien censé avoir un rôle particulier, puisque tu le sépares de la catégorie des simples jeux d'instructions ?
 

 
En effet . Malgré l'accord signé entre AMD et Intel, la firme est actuellement poursuivie en justice par une organisation tierce (dont je ne me rappelle plus le nom, mais c'est un genre d'entreprise indépendante qui étudie les fourberies d'Intel depuis quelques temps, déjà) . La justice s'attaquera au dossier fin 2010 .

 
j'espère qu'ils auront alors une grosse, très grosse amende (dans le genre 15 milliards   )
et que cette gentille organisation en passe 25% à AMD

oui mais cela fera stagner intel et amd ne sera plus sous pression
on verra alors un ralentissement dans les progrès techniques de ces 2 firmes

Pourquoi gagner plusieurs centaines de millions de dollars ralentira le rythme d'AMD ?  
Au rappel, Intel n'est pas sous pression, et pourtant le rythme du Tick-Tock est très rapide, avec une alternance chaque année d'une nouvelle architecture et d'un nouveau process de gravure . Donc, une fois qu'AMD aura de quoi financer plus sérieusement ses R&D, on peut justement espérer un rythme plus rapide .  
 
Quant à Intel, si leur amende leur fait perdre plusieurs milliards de dollars, ça ne réduira pas nécessairement leur investissement en R&D ... par contre, ça fera moins d'argent pour contraindre les OEM et autres intégrateurs à acheter plus d'Intel que d'AMD .

ouais c'est vrai
si amd rattrapait son retard financier, ça relancerait la machine encore + rapidement

et si nVidia s'incrustait dans le lot...serait-ce un concurrent sérieux ?

NVIDIA, en proco ??
je demande à voir

ils ont juste besoin de la licence x86 non ?
après ils pourront peut-être s'allier avec AMD pour faire poids face à intel
nVidia pour l'entrée de gamme
AMD pour le reste
enfin bon c'est une hypothèse peu probable mais on peut tout imaginer

sinon ils font cavalier seuls mais il leur faudra qques années avant de pouvoir faire qque chose de potable (need money pour la recherche etc...)

perso je verrais bien un 20 core x86-64 nvidia, et AMD, comme toujours, sa place de bouche-trous , dans les plate-formes untel et admettons NVIDIA
 
EDIT: ya ka voir le classement des 132 proco pour s'en convaincre

Une amende de 15 milliards ?
 
Pas de problème pour Intel puisqu'ils ont près de 20 milliards en banque et qu'ils ont des revenus net d'environ 35 milliards par année.
 
 
Petite précision: L'Athlon est en général un peu moins puissant que le C2D, mais moins qu'on peut le croire.
Le test du mec montre qu'ils ont les mêmes perfs, mais ce n'est pas toujours le cas.

Oui comme avec super PI  

donc les logiciels de tests ne sont pas adaptés à l'architecture d'AMD puisque compilés avec le compilateur d'Intel !!

Le FMA n'est pas un jeu d'instruction mais plutôt une méthode de calcul permettant d'obtenir une plus grande précision après la virgule.    
 
 

C'est un peu comme si on faisait confiance à un bench créé par nVidia pour juger des perfs d'une Radeon...
Il est évident qu'Intel ne va pas optimiser son compilateur pour les chips du concurrent.
Sauf que la récente entente entre AMD et Intel prévoit qu'Intel cessera ce genre de pratique à l'avenir.