Reprise du message précédent :

 
Pas faux pour les SSD, oubliez;
Par contre pour le SLI / Xfire, on aura au mieux 2 * 8 lignes en PCIe, voir 2x 4 lignes sur certains cartes !!!
Donc oui on risque de voir les limites de ce système...

Bah c'est comme un CF sur P45 ... c'est pas optimal. A mon avis c'est voulu par intel pour que le P55 et ses lynfield ne viennent pas trop marcher sur les plates bandes du X58.

À Adelardo: Le changement à la C... c'est par rapport au changement de socket notamment l'entraxe de fixation du rad sur le 1156 alors que la taille du cpu est identique au s775. Ce qui implique un changement de ventirad. La preuve pourquoi asrock et evga ont gardé la compatibilité sur s775?
Au niveau performances je n'ai rien dit. C perfect

 
 
j'ai un ultra 120 extreme qui attend qu'un backpanel soit dispo sur le site de termalright
 
Et le qpi, il faut y toucher ou pas ?  

 
QPI = x58  
 
DMI = P55
 
tu as deja touché a ton dmi si tu l'as mis a 155 mais bon avec le rad intel tu as un gros risque  d etre a plus de 90° ton oc risque d etre instable!  
 
laisse ton dmi en auto avec le rad intel !!

Ca discute sévère sur matbe concernant le problème du Sata 6Gbps (dont Marc a évoqué le problème il y a peu).
http://www.pcworld.fr/2009/09/18/m [...] 55/448261/
 
Moi ca me dépasse de voir qu'intel a mis 1 an à sortir:
1. Le Lynnfiled. Bon sang c'est presque qu'un Bloomfield+NB, pourquoi autant de temps. (Oui je sais tester un CPU c'est extrement compliqué, mais quand même, les core sont presque identiques, voir identiques au Bloomfield)
 
2. Un an pour sortir un chipset bancale n'étant qu'un ICH10 modifié (voir plus qu'un an, car le développement de l'ICH10 était terminé depuis 2 ans déjà), sans compter l'incompatibilité presque certaine avec les SandyB.
 
Est-ce le manque de concurrence? Je trouve ca halucinant.
 
Que dit Intel à ce sujet Marc??? Ne me dit pas qu'ils sont fière de leur P55?    
(Sans parlé du P57 totalement inutile comparé au P55...)

INTEL a 2 ans d'avance (minimum) dans ses labos
Ce n'est donc pas lié à un souci de conception...

Oui est?
Je veux dire le problème n'est pas de savoir s'il a de l'avance ou pas.

Le fait est de comprendre pourquoi autant de temps entre la sortie de 2 produits alors qu'ils sont très très similaire. Sans compter le chipset qui n'a presque pas évolué durant 2 ans.

Le profit, je vois pas autre chose
Déjà qu'ils prévoient de vendre 1M de LynnField d'ici à fin d'année !
Ça marche tout seul quand on a un bon plan (de carrière)

ben oui tant que le core2 se vend bien pourquoi sortir le lynnfield?

Il y a qu'une chose à dire, AMD bouge toi le cul

Parce qu'il fallait bien qu'ils le sortent  
Ou pas  
 
Core2 s'est bien vendu
Coreix aussi, mais en son temps

hier sur le site pour être précis

Petite question : Ou est-ce qu'on peut télécharger la version 3.0.1.1 de 3D mark vantage ?

Les problèmes du sata 6 gb/s, c'est pas Intel mais les fabricants de mobales hein . Ou comment vouloir aller plus vite que la musique .
 
Marvell n'a pas trop compris que pour sortir un chipset nouveau, il faut savoir lire les specs pour une implémentation réussie
 
Toussa, caÿ la faute à Marvell

Y'a aucune faute ou part de responsabilité d'un côté ou de l'autre vu que personne n'en aura l'utilité d'ici à ce que la norme soit officielle

L'histoire est un éternel recommencement : souvenez-vous du SATA I, lancé avant l'heure par promise ou silicon image sur des mobales à chipsets NF2 mais interfacé PCI (120 Mo/s max partagés ).
 
Bon, j'arrête le HS

 
Le X3470 boot bien sur la eVGA P55 FTW , je pense pas qu'il y a des soucits avec les autres cartes , je testerai plus ce week end

La mienne devrait arriver dans le courant de la semaine prochaine.. j'ai un Noctua qui attends le i5.. et des ripjaws CAS7 12800 qui arriveront avec aussi.. on verrace que ça donne.. je suis pas un pro en o/c mais on fera ce qu'on peut..

Mais non...    
 
Lisez mes commentaires sur PCworld.
 
Marvell n'avait techniquement presque pas le choix, il se devait de le faire en x1 v2!!!
 
En plus en mode dans ce mode il n'est presque pas possible de satuerer les deux port SATA 3 (si on n'a qu'un unique controlleur SATA 3) car aucun autre périphe ne peut envoyer autant de donné (tu veux qu'elle vienne d'où tes donnée que tu veux envoyé aux SATA3???), en gros c'est seulement entre SATA 3 que 2x600Mo/s peuvent en principe être transmis, mais dans ce cas c'est 600Mo/s dans un sens et 600Mo/s dans l'autre. Pas de prob en soit vue que le PCI-e x1 c'est 500Mo/s dans cahque sens. (Certes il y a une perte de 100Mo/s)
 
Perso pour moi c'est Intel qui a fait n'imp
 
Une puce marvell x4 pour mobo aurait été inutile:
1. Pour le problème cité plus haut -> aucun risque de saturation.
 
2. Alors avec 2 controlleurs? Risque de saturation s'il y a transfert de 2x600Mo/s (2 ports) d'un controlleur à l'autre? Oui. MAIS avoir deux controlleurs en x4 est techniquement impensable, car ca utiliserait toutes les lignes PCI-e du P55. Impensable car ce chip SATA est destiné au haut de gamme, or ces carte-mère haut de gamme utilisent le PIC-e pour le firewire, deuxième puce réseau,...
 
Bref Marvell n'avait pas trop le choix. PCI-e x1 v2 forcé.

 
Que ce soit utile ou pas c'est presque un autre problème (d'autant qu'aux dernières nouvelles on ne change pas de carte mère chaque année).
Le fait est que c'est mis en avant comme argument de vente par certains fabricants de cartes mères. A partir de là il faut en assumer les responsabilités.

 
Non le Firewire généralement c'est en PCI
 
A propos du réseau, d'ailleurs c'est assez marrant car sur la P7P55D Premium ASUS a du mettre le second réseau en PCI, car il n'avait plus de lignes PCI-E du P55 libre
 
- 4 pour le PLX
- 1 pour le 1er réseau
- 1 pour le JMB qui fait le PATA/SATA
- 2 pour chaque port PCI-E x1

Ah encore sur les mobo récentes    
Pourtant des versions PCI-e existe. Bizarre.

La première puce réseau n'est pas relier en PHY au chipset?  

 
On a toujours le choix, personne ne les a menacés de poser une bombe si ils ne faisaient pas de puce SATA 6 Gbits /s

Alors le responsable est celui qui l'achètera !
& il en prend pour un moment, celui-là
Qu'il assume

marketing >>>> everything
 
on a peut etre dis au ingé de marvel: du 6G/s demain ou tu degages

roohh    
Oui enfin bon certes. Mais un fabriquant généralement concoit une puce pour plusieur plateforme. Or AMD et NV sont en PCI-e v2 sur tous les ports depuis longtemps.
De plus je trouve normal qu'il le fasse en PCI-e v2, c'est tout de même la norme actuelle, d'autant plus que le faire en v1 n'aurait pas réglé le problème car c'est bien le nombre de lignes qui pose problème.
 
Ce qu'on peut leur reproché c'est de ne pas avoir fait de puce qui fonctionne en mode 1x en v2 et en x4 en mode v1. De tel puce existe. Ca aurait épargné d'utiliser un PLX sur les mobo ou carte aditionnelle.

Ba non, c'est moins cher de mettre une puce PCI-E Realtek complète que de prendre la puce Intel. Qui de toute facon utilise elle aussi le PCI-E.

 
Euh non, pas besoin de puce Intel comme PHY.

Je veux dire la partie logique du réseau est géré par le chipset en interne (Même si c'est un PHY Realtek on utilise bien les driver réseau Intel), et la couche physique (génération/réception du signal) elle est géré par une puce (généralement Realtek, Marvell, Intel sur leur mobo uniquement généralement) externe et relié par un  bus propre à cet usage au chipset, pas en PCI-E.

EDIT:
Je me mets à douter là du coup

Rooh purée t'as raison c'est du PCI-E

Mais c'était pas comme ca avant sur les autrse chipsets (AMD, NV) pourtant je crois   .

Mais bon dans tous les cas ce bus PCI-E pour le PHY réseau n'est pas compatibilisé dans le nombre de ligne PCI-E dispo.

On pari ?

edit

Gigabit Ethernet Controller (B0:D25:F0)

The PCH chipset integrates a Gigabit Ethernet (GbE) controller. The integrated GbE
controller is compatible with the Intel® 82577/82578 Platform LAN Connect device. The
integrated GbE controller provides two interfaces for 10/100/1000 Mb/s and
manageability operation:

• Based on PCI Express* — A high-speed SerDes interface using PCI Express
electrical signaling at half speed while keeping the custom logical protocol for active
state operation mode.
• System Management Bus (SMBus) — A very low speed connection for low power
state mode for manageability communication only. At this low power state mode
the Ethernet link speed is reduced to 10 Mb/s.

The 82577/82578 can be connected to any available PCI Express port in the PCH
chipset. The 82577/82578 only runs at a speed of 1250 Mb/s, which is 1/2 of the gen1
2.5 Gb/s PCI Express frequency. Each of the PCI Express root ports in the PCH chipset
have the ability to run at the 1250 Mb/s rate. There is no need to implement a
mechanism to detect that the 82577/82578 is connected.

 
C'était le cas avec l'ICH5 (gigabit sur bus CSA dédié), plus maintenant

Mais c'est le cas pour tous les PHY (audio p.ex) qu'ils utilisent un bus classique PCI ou PCI-E?

L'HDA ca passe par un bus spécifique  (HDA serial link)

Ok ok merci pour ces infos

Mais alors le diagramme du P55 est faux, ils nous casse la vérité encore

je suis tout-à-fait rassuré : je n'ai rien compris

 
En quoi tu vois qu'il est faux ?
 
Il n'est pas marqué PCI-e xn sur le link du Intel HDA. C'est une absence d'information voilà tout.
 
Maintenant, si on devait tout marquer sur un diagramme, il va vite devenir illisible

Ben il y marqué qu'il supporte 8 lignes PCI-E, et juste en dessous au niveau du réseau il y a marqué PCI-E 1x pour la liasion de la puce, du coup on pourrait penser que c'est une ligne supplémentaire et non pas comprise dans les 8 citées plus haut .

EDIT:

En plus le diagramme dit que les lignes PCI-E sont de type 500Mo/s c'est encore plus trompeur

 
Là tu titilles Sachant qu'en dehors d'un PCH, ICH, MCH ou uncore, il n'existe aucun autre endroit qui gère des lignes PCIe, on se doute que le GB ethernet n'engendre pas de ligne PCIe supplémentaire par l'opération du saint-esprit
 
 
 
Ben non : PCIe version 1.0 = 250 Mo/s dans chaque sens, soit 500 Mo/s au total. C'est peut-être trompeur pour qui ne connait pas les normes de chaque version PCIe, mais il n'est pas fait mention d'une version 2.0 au niveau PCH dans ce schéma.
 
Bref, tu ergotes pour des broutilles

dredi ^^