Reprise du message précédent :

Pour le P4 oui, car il s'y prête bien (plutot l'inverse : l'HT est particulièrement utile sur le P4).
Pour un opteron/athlon 64, les gains risquent d'être moins importants

une rumeur prétendait que SUN s'intéressait à l'Opteron.
Mais ils viennent de choisir le Xeon  
http://www.sun.com/lowcost/feature/v60-v65.html

oui, supporter un autre cpu 64-bit en plus de leur SPARC risque de faire beaucoup de tords au SPARC justement (comme si ça n'allait déjà pas assez mal...)

pourquoi?
les unités de calcul sont puissantes donc forcément sous-alimentées. Pas comme la fpu du P4...
Et puis le cache + efficace (j'ai pas dit + rapide) évitera le problème du P4: le P4 a besoin de beaucoup de cache, et l'HT impose de partager le cache entre 2 threads.
Reste à voir la perte de fréquence imposée par l'HT, on n'a pas tellement d'éléments pour la connaitre.

 
Peut être encore trop tôt pour le K8
Peut êre qu'AMD ne peut pas en faire assez
Peut être que SUN veut continuer les SPARC

C'est clair qu'il n'est pas à sa fréquence maximale, c'est un nouveau CPU sur une tout nouveau process!
 
Mais ça m'étonnerait très fort qu'ils repassent au procédé du XP 0.13µ. A terme, tout le monde va passer au SOI, si AMD peut prendre un peu d'avance sur Intel de ce coté là, c'est toujours ça de pris.
 
Et puis, même s'ils voulaient le refaire en bulk, ça leur prendrait combien de temps ? Sans doute qlqs mois pour refaire le design, et puis il faut encore 2-3mois entre le début de la production et la sortie des cpus de l'usine... A ce moment là, il faudra plutôt penser sérieusement au 0.09µ!

c'es clair

Le pipeline est nettement plus long et la latence plus importante lorsqu'une donnée n'est pas disponible immédiatement. Ca laisse plein de "place" pour exécuter d'autres insctructions Avec une latence plus faible, la perte est moins importante sur l'athlon.
 
gliterr > évidemment qu'on se rappelle du Mustang. Il sort quand ?  

Comme ça a été dit autre part,  
de toute façon le SPARC perd de plus en plus de part de marché en faveur du x86, alors autant que SUN essaie que les clients qui migrent restent quand même chez eux, plutôt que les laisser filer chez Dell et consort.
 
D'un autre coté, ils gardent leurs SPARC pour ceux qui ont vraiment besoin du 64bits. S'ils introduisaient des K8, ça ferrait de l'ombre au SPARC, car il n'aurait plus le monopole du 64bits.
Et vendre des Opterons en "obligeant" les utilisateurs à utiliser uniquement un OS 32bits, c'est assez bof comme stratégie...

 
pas d'accord
intel n'a pas prévu de passer au soi ke je sache
vu kil maitrise qd meme plus ke bien leur process de fab
leur die-shrink bien fait etc
en plus ils ont developpé la technique du "stressed" silicium (de memoire pe tout faux sur le nom) ainsi ke l'an passé un nouveau dielectrique avec un coef K relativement bas
le tout peut emmener leur puce assez haut en frequence
ils ont aussi ameliorer leur packaging ce ki peut diminuer les interferences de propagations des signaux vers le bus..., ameliorerant la qualité des signaux et aussi pe le rendement (si on peut parler comme ça) ce ki aussi au final permettra de toujours monter plus haut

 
Intel pense que le SOI est trop batard et essaye de passer au super SOI pour le 0.065µ. en attendant, coté dissipation thermique, intel va souffrir.
 
 
deltaden:
Oui, donc si SUN passe au K8, ce signifie la mort du SPARC à plus ou moins longue échéance, on est d'accord ( à moins d'un Ultra SPARC V révolutionnaire en perf) ?
Donc je doute que cela se fasse rapidement.

Sympa
 
http://www.emicrox.com/eShop/produ [...] ds=opteron

 
ça veut dire quoi "PIB" et "TRAY"?
 
sympa le prix du 244 PIB

 
box / oem ?

je pense bien qu'ils ont prévu de passer au SOI, mais plus tard,
avec un autre type de SOI (il y a différent "niveau" de SOI: partially depleted et fully depleted).
 
Tout le monde pense tout le temps à monter en fréquence, mais pour cela il faut entre autre réduire la taille des transistors, ce qui pose de plus en plus de problèmes.
 
Les transistors MOS utilisés dans les CPU (appelés MOSFET) sont sensés laisser passer du courant ou non entre la source e tle drain en fonction de la tension appliquée à leur grille. Le problème avec des tailles de gravure aussi faible auquelle on est arrivé est qu'il devient quasi impossible de "fermer" le transistor. Et ça va ne faire qu'empirer...
 
Même si la tension appliquée sur la grille est sensé le fermer (tension nulle pour un NMOS, ou maximale pour un PMOS), le courant passe toujours un peu entre le drain et la source.
 
Un autre problème qui apparait est que normalement, il n'y a pas de courant sensé passer entre la grille et le substrat (le corps même du CPU), mais celle-ci devient tellement fine que les électrons passent au travers de l'isolant par effet tunnel (effet quantique qui permet au électron de passer au travers de zones qui leur serait normalement interdites).
 
Toutes ces non-idéalités s'additionnent pour faire apparaitre des courant de fuites ("leakage current" ) de plus en plus grand.
Normalement, les circuits logiques sont fait tels que tant qu'aucun transistor ne change d'état, la consommation du circuit est normalement nulle. Avec ces problèmes, elle l'est de moins en moins. Les CPUs actuels consomment jusqu'à 20W, si pas plus, quand ils ne font rien, et tout cela est dû en grande partie à ces problèmes.
Tout cela entraine que les CPUs consomment de plus en plus.
 
Et là je n'ai parlé que du problème de consommation...
Il y a plein d'autre problèmes qui apparaissent...
 
Le SOI, le "strained silicium", l'utilisation d'isolants à k faible pour la grille, la future utilisation éventuelle de MOSFET à plusieurs grilles,... sont toutes des solutions qui permettent de faire tourner les CPU à plus hautes fréquences, mais aussi de faire face à pleins d'autres problèmes.
 
Alors, d'accord que Intel a un excellent procédé de fabrication actuellement (par rapport à AMD, il me semble que IBM est plus en avance), mais ça ne veut pas dire que c'est quelque chose d'acquis!
Et ce n'est pas pour ça que celui d'AMD est pourris!
Ils ont une des meilleurs usine de fabrication au monde, et franchement, ils ne sont pas spécialement plus mauvais que Intel au niveau process.
 
Intel, AMD, IBM et d'autres, sont continuellement en train de dévelloper des moyen d'améliorer leur procédés. Mais ça coute de plus en plus cher, et c'est pour cela que des alliances comme celle IBM-AMD vont être de plus en plus courantes pour arriver à évoluer.  
 
D'ailleurs, ce partenariat pourrait permettre à AMD de bénéficier d'un procédé au minimum au niveau de celui d'Intel, si pas bien meilleur...
 
humhum... je crois que je me suis emballé là...
merci à ceux qui ont bien voulu tout lire jusqu'ici

oui, c'est tout à fait ça, je pense.
Sinon, je crois que Fujitsu-Siemens fait des SPARC compatible mais plus puissants que ceux de SUN.  
Evidement, à part le fait que ça vende plus de Solaris, ça fait encore plus d'ombre aux SPARC de Sun...
 

tout à fait, PIB = Part In Box, TRAY, ca doit être le contraire je suppose

hehe, je viens de tomber plus ou moins par hasard sur une citation d'un gars d'IBM à propos du SOI et qui illustre assez bien la situatio je pense:
 

 
intéressant ce topic  

Arf, c'est Mr SOITEC qui va être content.
Mais bon, c'est avec des prhases comme ca que je pense qu'AMD pensait passer au SOI comme dans un fauteil et sont tombé de très haut.

C'est clair que quand les premiers CPU du premier stepping sont sortis, ils ont dû être un peu refroidis...:sweat:  
 
Au fait, j'y pensais l'autre jour: à un moment ils ont dû se dire qu'ils n'y arriveraient pas, qu'ils n'étaient pas capable de résoudre leur problème eux même!  
Que tu n'arrive pas à faire un truc, mais que quelqu'un puisse t'aider, d'accord; mais que toute l'équipe de développement s'avoue vaincue, pendant que Intel continue à sortir ses CPU à des fréquences infernales, ça doit quand même être frustrant...
 
Et surtout pour le gars qui a dû annoncer au boss qu'il faudrait peut-être demander de l'aide IBM, ça doit quand même pas être facile; surtout dans la situation financière actuelle d'AMD
 
Enfin voilà, je sais pas pourquoi, mais je pensais à ça l'autre jour

Je pense pas que ca vienne du jour au lendemain ce genre de choses. Ils ont du s'en rendre compte progressivement que la situation n'évoluait pas comme ils l'auraient souhaité  
 
Mais ca fait quand même des frais supplémentaires

sans doute, oui
 
Mais je me demande quand même bien ce qu'ils vont sortir comme fréquence en septembre avec l'A64.
Et s'ils arriveront à sortir le 0.09µ assez tôt pour arriver à ne pas être largué par le Prescott...

 
t'en fais pas
tout ce dont tu parles je l'ai vu en 2ans a la fac
et c pas mosfet mais mos tout court me semble
les mosfet c fait surtout pour passer de la puissance non ?
et si on veut tant ke ça monter en frequence on a qu'a utiliser du carbure de silicium
et pis ibm spas la panacée hein...ya k'a voir leur pb pour adapter le dielectrique low k de je sais plus ki...
enfin bref
j'suis pas pro intel mais au moins eux ils ont pas de mal a monter en frequence
ils ont les moyens c sur
et leur soluction technique s'appuient sur du deja existant et facilement industrialisable apparement
le SOI c pas qq chose de commun non plus
au depart associé au spatial paske "resistant" : tres peu de courant de fuite (par la grille et par le bulk, pas d'effet latchup), peu sensible aux rayonnement etc.
et koik'on en dise spas du tout evident a fabriquer le SOI
caisson isolé etc. spas une partie de plaisir niveau design et fab
enfin bref

ben moi j'ai commencé à voir ça cette année
J'avoue que je ne sais pas encore tout les détails sur le SOI,
on nous en a juste parlé un peu; et je sais pas encore si je vais prendre ce genre de truc comme cours à option l'année prochaine.
 
A propos des montées en fréquences des cpu AMD et Intel, on peut pas vraiment les comparer et en déduire que tel ou tel process permet plus: l'architecture P4 est quand même faites à la base pour monter en fréquence.  
Si on compare l'Athlon au P3 sur le même process, celui d'Intel ne permettait pas de monter plus haut que l'Athlon! Evidement, le P3 était une version modifiée du P2 qui est basé sur le PPro...
Alors c'est un peu dur de comparer quoi que ce soit  
 
 
c'est clair que cette technologie a l'air difficile à maitriser, c'est pas encore beaucoup utilisé alors que c'est quand même développée depuis longtemps: dans la fac où je suis, il y a une unité de production de circuit intégré, et ils travaillent sur le SOI depuis 15 ans !
Mais il semble que ça ne fait que quelques années que les wafers sont d'assez bonne qualité que pour être utilisées industriellement.
 
D'ailleurs, chez nous, ils font des trucs "marrants" : dispositifs quantiques, système fonctionnant à haute température (~300°C)...
Il y a vraiment des recherches très intéressantes dans ce domaine!
 
PS: je crois que MOS veut juste dire Metal-Oxide-Silicon, alors que MOSFET veut dire "transistor de type MOS"

FET = Field Effect Transistor, transistor à effet de champs en français dans le texte.
 
Sinon, AMD a été très ambitieux pour le process 0.13µ de l'AMD64: nombre élevé de couches de métal, SOI, diélectrique bas à base de carbone (Black Diamond, process CVD)...
 
Mais apparamment, le côté process n'a guère posé de problème, c'est le design des circuits pour tenir compte du SOI qui s'est révélé nettement plus ardu.

 
ba vi la les regles de design sont completement differentes
et pis bon je pense qd meme ke bien ke le process 0.13µ de la famille 64bits d'amd soit ambitieux, on passe pas comme ça d'une techno tres bien maitrisés bulk a un truc SOI de plusieurs dizaine de millions de transistors...
des CPU base SOI c relativement nouveaux
les puces faites auparavant en SOI sont completement differentes et surement bcp moins complexes ke les opteron/a64 (asic je suppose ou alors demonstrateurs techno si je peux appeler ça comme ça)
 
deltaladen : je sais k'on peut pas comparer la montée en frequence d'un pecat' et d'un athlon  
l'architecture/choix techniques sont completement differents
ce ke je vois c juste k'intel a plus les moyens de grimper en freq c tout

pour info, l'opteron a 100millions de transistor, mais la majorité est utilisée pour le cache.
 
Pour les puces déjà faites en SOI, IBM fait quand même entre autre ses POWER4+ en SOI (ils sont à 1,7GHz là), mais c'est clair qu'ils ont plus d'expérience.
Comme c'est un CPU RISC, je suppose qu'il est un peu plus simple, mais pas énormément, c'est quand même un des CPUs les plus puissant actuellement.

de quoi mettre de bonne humeur
 
http://biz.yahoo.com/bw/030522/215765_1.html
 
    * Highest recorded 2P and 4P SPECweb® 99 scores, breaking for      
      the first time the 10,000 barrier on a 4P system
    * Highest recorded 2P and 4P SPECint®_rate2000 scores
    * Best scaling 1P to 2P to 4P SPECfp®_rate2000 scores
    * Highest recorded 4P SPECweb 99_SSL scores
    * Highest recorded 1P, 2P, and 4P SPECjbb® 2000 scores

 
 
je confirme  ... matinée de bench chez un client sur opteron 244 ... résultats tres tres statisfaisants

 
Ben c'est pas spécialement interessant, c'est carrément super    
 
SInon au sujet des process 0.09
 
http://eetimes.com/semi/news/OEG20030516S0046
 
Et sur le SOI
 
http://www-ece.engr.utk.edu/~nisla [...] ationl.ppt  

 
perso les g4 jy connais rien
je savais meme pas qu'il etait en soi
mais bon 1.7Ghz c pas enorme non plus
et amd fait des cpu risc non ? avec decoder mais c pas un core risc ? (je suis perdu toutes mes certitudes s'ecroulent )
enfin bon...l'opteron est un bon cpu mais je m'attendais vraiment a mieux

 
les power4 ne sont pas ceux qui équipent les g4    
le x86 n'est pas une architecture risc

 
le k6 etait x86 et avait un core risc
me semble ke c pareil pour le core k7
les rpos devrait pouvoir me tirer les oreilles si je me trompe
ensuite power4 pecat' gécat' trop de truc en at' pour mon gout

Oulah, attention Power 4 et G4 c'est pas pareil du tout.
 
Sinon, sur Aces hardware, il y a un article qui en parle du Power4 1.7Ghz, ca va pour IBM.
 
Sinon moyen moins, depuis le pentium et le K6, les constructeurs essaye de faire un fonctionnement RISC like dans les puces oui

à quel niveau?
tu as de la chance si tu connais sa fréquence maxi.

le seul point où l'apellation RISC ou CISC est rigoureuse, c'est le jeu d'instructions. En RISC chaque instruction est codée sur le même nombre de bits, ce qui permet de connaitre l'adresse d'une instruction sans avoir décodé la précédente.
Le x86 sera toujours CISC.
Ensuite un CISC n'est qu'un RISC avec un décodage des instructions + complexe.
Le reste n'est que de la cuisine interne où on essaye à chaque fois de faire mieux que la génération précédente. Une unité de calcul n'est ni CISC ni RISC, elle ne fait qu'exécuter un calcul dont l'instruction a déjà été décodée.

 
c'est le risc86, un truc qui permet de transformer les instructions x86 en instructions risc-like et ainsi l'executer sur une archi qui s'inspire plus du risc que du cisc.
 
(combo grilled   )

 
niveau perf et tout je m'attendais a un truc + mieux
j'sais pas je revais pe
genre comme qd le k7 etait sortit a l'epok...enfin bon vivement septembre k'on voit ce ke l'a64 a dans les tripes et ses frequences surtout

 
merci tlm
yavait donc une legere meprise de ma part on dirait

comment peut-on connaitre les perfs sans connaitre la fréquence?
on ne connait pas la fréquence maxi de l'opteron, et on ne connait pas le gain de fréquence que permettra la réduction du cache sur l'A64.
On ne connait que la fréquence à laquelle le marketing a voulu sortir le premier opteron.

 
bah si ça se confirme c déjà vraiment très bon je trouve....