Reprise du message précédent :

Si le RV790 avait 1600 SP ou plus, se poserait la question de son utilité. Même chose pour le GT212.
 
Parce que >1600 SP pour un RV870 DX11 d'accord, mais pour un chip DX10 ... Et que 6 mois après arriveraient les chips DX11.
 
Et en 6 mois, l'écart de perf brute entre un RV790/GT212 et RV870/GT300 ne devrait pas être transcendant.
 

 
Je suppose que DirectX 11 consommera plus de ressources que DirectX 10, donc, il y aura probablement une grande augmentation du nombre de shaders -aussi bien du côté d'ATi que de celui d'nVidia . Mais pour le coup du chipset DX10 avec 1600 shaders, je n'y crois pas trop ... 'faut attendre le shader model 5.0 et DX11 pour dire si c'est vraiment utile .

 
Je viens de retrouver les calculs de Wirmish, et en étudiant et comparant l'archi du RV770 et du RV730, j'en suis arrivé à ça :
 
Sur le RV730, on avait 8 blocs composés chacun de 40SP accompagnés de 4TMU, pour un total de 320SP et 32TMU.
Par contre, sur le RV770, il y avait 10 blocs de 80SP + 4 TMU, pour un total de 800SP et 40TMU.
 
Vous l'avez bien vu, le ratio SP / TMU est de 10/1 sur le RV730 contre 20/1 sur le RV770. Je pense que l'option du RV730 est plus équilibrée et performante, et on ne l'a pas forcément observé, à cause du bus mémoire 128 bits + DDR3 qui limitait méchamment le GPU en bande passante.
 
Je revois donc tes calculs Wirmish, avec des blocs de 40SP, ce qui me paraîtrait plus plausible :  
 
8 blocs = 320SP + 32TMU
16 blocs = 640SP + 64TMU -> le potentiel RV740?
20 blocs = 800SP + 80TMU
24 blocs = 960SP + 96TMU -> ce qui serait le plus logique pour le RV870 ou le RV790.
25 blocs = 1000SP + 100TMU -> hé oui les 1000SP sont possibles, si on utilise des blocs de 40SP
32 blocs = 1280SP + 128TMU.
 
Qu'est-ce qui me fait dire ça? Hé bien tout simplement, Ati a fait un travail déjà conséquent (mis en place sur le RV770) sur l'optimisation des TMU, qui ont vu leur taille réduire nettement sans pour autant sacrifier leur rendement. Je suis certain qu'ils ont continué (et qu'ils continuent encore) ce travail pour le RV870.
 
Autre argumentation : comparons la taille des RV730 et RV670.
 
RV670 : 320SP + 16TMU sur un bus 256 bits --> 192mm²
RV730 : 320SP + 32TMU sur un bus 128 bits --> 146mm²
 
Evidemment, ils n'ont pas claqué des doigts et réduit le bus de moitié pour diminuer la taille du die    
 
Ils ont certainement optimisé un petit peu les SP en 10 mois, mais c'est surtout les TMU qui ont eu droit à un gros lifting, tellement gros qu'ils ont réussi à doubler le ratio SP/TMU. Pourquoi ils ne l'ont pas fait sur le RV770? Je pense que c'est parce-qu'il est sorti quelques mois plus tôt, et que ça a un rapport avec l'affaire des 480SP (ils n'ont finalement pas mis le nombre de SP qu'ils projetaient au départ).
 

Le seul souci que ça pose, c'est que le RV740 aura grosso modo la taille du RV730 et donc il faudra fortement augmenter le nombre de transistors si on veut arriver à la taille d'un RV670.
 
De mémoire, les 800SP du RV770 occupent 40% du die contre 10% pour les 40 TMU, sachant que le reste changera très peu (sauf passage à un bus 384bits nécessitant un die de ~300mm² et donc encore plus d'unités...), pour caser 500M de transistors (et atteindre les 200mm² du RV670) il faudrait :
 
1- Doubler à la fois les SP et les TMU
2- Ajouter 50% de SP (+250M) et multiplier par 3 les TMU (+200M), soit 15 (plus vraisemblablement 16) clusters de 80SP liés chacun à 8 TMU (1200SP/120TMU)
 
Pourquoi pas 30(32) clusters de 40SP? Car ça augmente la complexité du dispatcheur, ceci dit c'est tout à fait possible.
 
Maintenant, il est vrai également que chez les verts la puissance en texturing est sensiblement plus élevée (comparativement), donc on peut imaginer que ça soit un frein pour l'actuelle archi AMD, à voir les perfs du RV730 on peut effectivement se demander si c'est pas ça la sauce magique.  
 
Un comparo RV730/RV670 128bits (HD3850 castrée vs HD4670 ramenée à ses fréquences) pourrait être intéressant dans cette optique.

J'ai pas trop compris    
 
Pourquoi tu voudrais que le RV740 ait la taille du RV670?

Le RV740 aura la taille du RV730 (avec un shrink parfait du RV770 on arriverait à 135mm², soit après suppression des 2 clusters, réduction du bus et prise en compte des imperfections de tout scaling une taille du même ordre), c'est le RV790 qui DOIT avoir la taille du RV670 au minimum
 
A noter au passage qu'AMD a bien annoncé que le travail n'avait pas porté que sur les SP et TMU dans l'archi R700, la suppression du ring bus pour repasser à des contrôleurs distribués ayant eu un effet non négligeable de même que le retour du "pipeline" TMU->SP (ils étaient dissociés dans l'archi R600, chaque SP pouvant accéder à n'importe quelle TMU).

Je sais bien, mais je comprend toujours pas pourquoi tu as fait toute une démonstration pour contredire ce que je n'ai pas dit... Enfin passons, j'ai mon quota de branlette intellectuelle pour la journée  

Je contredis pas, j'analyse avec ce que j'ai sous la main
 
Manque un comparo RV730/RV670LE pour voir si ils sont plus susceptibles d'augmenter la puissance de calcul (donc 1600/80) ou changer l'équilibre (donc 1280/128).
 
Quoi qu'il en soit il faut s'attendre à une puissance double... s'il est bien en 40nm.

C'est le topic RV740 - RV670 ou RV870, ici ?

On essaie justement d'analyser les architectures passées pour en tirer des conclusions, en essayant de prédire ce qu'AMD va sortir cet été.

Largowned&Gigathlon...  
 
tres bonnes explications merci...  
 
 

 
 
Les dernières rumeurs relayées par des news parlent du RV790 : http://www.puissance-pc.net/cartes [...] ?Itemid=49
 
"Si on en croit nos confrères germaniques de Hardware-Info, des samples fonctionnels de RV790 circuleraient. Toutefois ces modèles de pré-série sont encore au stade "ES" (Engeenering Sample), et auraient des fréquences qui rappellent encore celles du RV770 : 750MHz pour le core et 900MHz pour les 1024Mo de GDDR5. Ce qui laisse bien évidemment à penser que les Stream Processor, les TMUs (unités de texturing) et les ROPs seraient en augmentation. D'ailleurs on parle de 960SP et de 48TMUs, quant aux ROPs, c'est mystère. les fréquences sont cependant loin d'être définitives, d'ici Mars 2009 il va s'en passer des choses! Bref après plusieurs démentis d'AMD fin d'année dernière, AMD prépare la lutte avec le GT212!"
 
Elles (les rumeurs) parlent toujours donc de 960SP et 48TMU, et ne savent pas encore le procédé utilisé. Wait & see...

 
+1 ..meme si  je decroche rapidement.  

Prions pour que ce soit encore mieux que ça...  

bah pour une carte qui ferais attendre les belle news en 0.40..   ça serait sympa deja...

en plus ca parler de 840sp...
alors que lon passe a 960 sur cette news.

enfin qui vivra verra...

960 SP en 40nm avec un bus 256 bits c'est pas possible. Et il n'y a aucun intérêt a graver une telle puce en 55nm.
 
40nm + bus 256 bits = 1200SP au minimum

Je préfère ta version à toi...

Je me demande si ça serais quand même possible de mettre un bus 256 bits sur 150mm². Avec une moitié de la GDDR5 de chaque coté du pcb, ça fait passer 128 bits par face...  Ca serait possible non ?

Non, ce qui limite est le nombre de pins à loger sous le die.
 

C'est RV870, mais vu que les seules news qu'on a jusqu'à présent relatives à ce GPU sont l'utilisation plus que probable du 40nm qui équipera le RV740 et vraisemblablement le RV790...
 
Après, le RV870 ne devrait pas différer énormément niveau composition, tout au plus le nombre de transistors augmentera autour des 2G (puce de ~300mm²) et l'architecture pourrait être revue, bien qu'à première vue ça ne soit pas nécessaire (les perfs sont bien là et le principal défaut du RV770 est son contrôleur GDDR5).
 
Niveau programmabilité, les dérivés de R600 sont déjà tous capables de faire des compute shaders (la principale limite à ce niveau étant les drivers) et n'ont pas de problème de nombre de registres pour autant que je sache (merci le streaming au passage).
 

Je dirais même plus AUTOUR du die
 
Le centre est généralement occupé par l'alimentation (Vdd/Vss) dans le but évident de limiter les pertes.

Suffit de voir la conso de la HD4870 et celle de la HD4850, sachant que ce qui diffère réellement entre les 2 c'est la RAM.
 
Sur je sais pu quel forum des tests avaient été faits et il en avait été déduit que la surconsommation était liée à la fréquence RAM, donc au contrôleur puisque les puces ont des enveloppes similaires.
 
En gros, baisser le core à 150 en 2D n'affectait quasiment pas la conso (grand max 10w même avec baisse du Vcore), alors que baisser la RAM l'affectait très sensiblement.

 
Si si c'est possible, ça dépend de ce qu'on met à côté    
 
Je pense qu'on peut descendre à une taille de ~180mm² sans être en manque de pins avec un bus de 256bits (le RV670 était donc proche de la limite).  
 
Si le RV790 est justement équipé de 960SP + 96TMU (j'y tiens, en espérant que j'aie raison) , il devrait faire grosso modo 190mm² en 40nm, mais tout ceci n'est que rumeurs pour l'instant...

http://www.nordichardware.com/news,8615.html
 
Les rumeurs de MCM reviennent, sur base de 1000/1200 SP et 50/60 TMU (soit le minimum pour du 40nm 256 bits).

Moi ce qui attise ma curiosité, ça va être la différence de perfs entre un RV790 et un RV870 tous deux en 40nm :-/

J'ai ma petite idée sur ce qu'ils pourraient faire...
 
Le RV790 est vraisemblablement la puce de test "grandeur nature", on prend des structures qu'on connaît bien (tock) et on les adapte au 40nm pour repérer les changements à faire.
 
Le RV870 devrait donc être une archi différente, et pourquoi pas TRES différente (tick).
 
ATI avait déjà une archi plutôt couillue avec le R520, juste pas équilibrée. Si on regarde ce schéma :

On peut se dire que pas mal de choses ont régressé avec le R600, mais maintenant imaginons que les "quad pixel shader core" deviennent des "pixel shader processors", composés de 4 séries de 20SP organisés en MIMD 5D, chaque série exécutant sa propre instance d'un même programme?
 
Si le shader est très simple (<4 instructions), ça va très vite, la pénalité induite est sans grande importance.
Si le shader est très complexe, les unités sont utilisées comme un pipeline ET en boucle (après tout c'est un programme... hop, un ptit CMP Registre1,Valeur/JE AdresseX)
 
On pourrait parfaitement imaginer un GPU disposant de 8 ou 16 blocs de ce type, soit 1 ou 2 TFlops, et sans nécessité d'optimiser les shaders que ça soit dans les pilotes ou dans les jeux/applis : 4 pixels = 1 noeud, exécution du même shader pour tout un noeud donné et branchements gérés par pixel, le HLSL étant pour ainsi dire géré nativement.
 
A voir niveau implémentation, toujours est-il que le nombre d'unités de branchements passerait de 160 dans le RV770 (1:5 par rapport aux SP) à 128 (1:10).

Mmmmh, je suis déjà un peu perdu, j'ai jamais connu les anciennes archis (je suis un jeunot)    
 
Mais pourquoi pas, ce serait intéressant de mélanger certaines avancées du R520/R580 abandonnées depuis avec toutes les unités et l'algorithmique récentes du RV770.
 
Tu mettrais quel pourcentage de probabilité qu'ils mettent ça en place sur le RV870?

Tiens Largowned, un peu de branlette pour toi (mdrr...) ==> http://forums.vr-zone.com/showthread.php?t=381455

 
 
multi gpu ou puces filles?!!!

Je suis optimiste, donc je vais dire 49%  
 
En fait, selon moi ce qui pose problème à l'archi R600 et donc aussi au RV770, c'est cette saleté de SIMD.
 
Dans l'absolu, le SIMD est très bien mais implique une quantité substantielle d'instructions identiques pour plusieurs FPU, ce qui est déjà pas mal problématique à la base, mais encore plus quand ces FPU sont regroupées par 5 sous forme de blocs MIMD. La probabilité qu'une combinaison de 5 instructions soit la même pour 16 threads est faible alors que si ces threads étaient alloués à une série de SP il n'y aurait pas ce problème, c'est vaguement le principe du "SIMT" de nVidia avec ses multi-processeurs, sauf qu'ils conservent le SIMD pour 8 entrées à l'intérieur. Si on applique ce principe à un MIMD à 5 entrées il est très probable que le rendement augmente et c'est à mon avis ce qu'on aperçoit dans le GT200 qui passe de 2 à 3 "multiprocesseurs" par partition (qu'on peut grossièrement voir comme un MIMD 3 entrées de SIMD 8 entrées, 1 multiprocesseur se chargeant normalement d'un thread).
 
D'autre part il faudrait voir la réelle charge des unités de branchement car leur nombre au sein de l'archi R600 me parait démesuré, je doute qu'on trouve 1 branchement toutes les 2 instructions (en gros), et c'est à ce niveau là qu'on pourrait définir le nombre d'unités MIMD 5D dans chaque processeur : si les branchements sont nettement moins fréquents, on peut augmenter sensiblement le nombre d'unités de calcul se la partageant.
 
Au final on arrive bien à une archi de type cluster, un master (ce qu'ils ont appelé ultra threaded dispatch processor) envoyant leurs programmes à des esclaves disposant par ailleurs d'un accès à la RAM et à un cache. Tout ce que les fabricants auraient à faire dans de telles archis se résumerait à :
 
- une optimisation logique
- un traducteur HLSL (1 instruction HLSL = 1 instruction "hardware" )

RV870 X4 ; retour sur terre ==> http://news.ati-forum.de/index.php [...] s-x4-geben

Drapal pour voir cette Ati apwal

Et dans le même temps, nordic a supprimé sa news...  http://www.nordichardware.com/news,8615.html

ARFFF
 
EDIT ; arf arf arf (2) : http://www.fudzilla.com/index.php? [...] 2&Itemid=1

Si j'ai bien compris en gros avec la crise ils licencient ?

Baisses de salaires...

 
AMD, c'est différent, ils sont 24h/24 en crise & 7j/7 depuis quelques années déjà ... alors quand c'est la crise à l'intérieur et à l'extérieur, il y a du licenciement dans l'air ... Je déteste cette politique, car AMD ne se contente cette fois pas de licencier plusieurs milliers de personnes, il baisse aussi le salaire de ceux qui restent !

petite erreur la....  

la baisse de salaire ces pour les 2 patron hein...

non pas pour les employée.

ca a donc plutot de la gueule et rare comme action dans une societé......
que les patron perdent de leur confort pour soutenir le truc.

+1

Ce n'est pas si rare que ça. Il me semble que Steve Jobs ne se fait pas payer par Apple, il vit des dividendes des actions Apple, tout comme Xavier Niel chez Free.