Reprise du message précédent :
Dommage ils auraient pu lancer le premier proco 7nm un 7 novembre, ça l'aurait fait

espérons qu'ils ne le lancent pas le 07-07-19

Lisa Su is back

Rome, Up to 64 cores !

Compatibilité PCIe 4.0 confirmée
Puissance en virgule flottante multipliée par 4

Un peu étrange cette disposition des coeurs et vla la taille du chip IO en 14nm. Je me demande ce qu'ils y ont foutu dedans pour qu'il soit aussi gros ...

La grosse puce au milieu est en 14nm, c'est la puce qui gère tous les IO.
Les 8 petites puces autours sont des CCX de 8 core zen 2, en 7nm.
 
Cela permet d'avoir un bon compromis en terme de coût de fabrication tout en ayant des perf énorme.
 
Pour le grand public on aura surement un processeur en deux die, un avec le CCX de 8 cœurs en 7nm et un die IO en 14 nm qui sera plus petit.
Ou alors AMD prendra la peine de faire un autre die 7nm qui contient à la fois d'IO et un CCX, c'est à voir en fonction des coûts. Si intégrer les io en plus en 7nm coute moins cher que mettre deux die sur un même package, on aura tout dans la même puce.
 
 
Après si leur archi est très modulaire, je vois bien un apu avec une puce pour les io et deux puces autours, celle avec le CCX ryzen et une autre avec quelques CU navi.

Vivement du Ryzen avec deux CCx de 8core

Il me faut au moins 32 cores car j'ai toujours 32 onglets ouverts dans mon firefox.

 
Visez moi ce partenaire surprise  
 
Sinon c'est visiblement du 2 die avec un I/O contrôleur mémoire au milieu pour les futures gros Ryzen    
 

 
Non, ce n'est pas 2 die même si le graph' n'en montre que 2. Chiplets au pluriel... AMD a juste été ultra fénéant dans leur présentation graphique.

mmh
Possible qu'ils partent en effet sur 2 die pour le grand public, pour des raison de coût, néanmoins c'est un risque. Les PC grand public sont plus sensibles au critère de consommation. Bon n'empêche c'est vrai avant tout pour les PC portable qui de toute façon auront un die spécifique (GPU intérgré oblige), donc probablement que l'IO le sera aussi au moins pour ce segment là.

C'est beau quand même  

mmh dommage, avec une puce IO en 7nm au lieu de 14nm ils auraient pu caser 2 die CPU supplémentaires  

Ouep, on est sur de l'or blanc 24 carats et diamants ronds du lesotho j'ai l'impression  

 
For sure  

 
Dans ce cas me faut 250 core  

Bon quand on calcule la taille des die, on a quand même l’impression que les core ont gagné pas mal en nombre de transistor.

Les core des Zen 1 (juste les core CPU! Pas la partie uncore), fait d'après AMD 44mm^2 pour 4 core. Donc 88mm^2 pour les 8 core.

La on estimant la taille des chiplet, on est à 75mm^2 malgré le 7nm. Certes il faut encore une partie uncore (alim et CCX), mais quand même ca reste étrange. La taille des caches a augmenté?

Le IO chip fait dans les 440mm^2 soit un plus que 4 uncore de Zen 1 réunis. (Die Zen 1: 192. core 88, uncore 104mm^2)

l'IO chip est en 14nm contre 7nm pour les cores :
https://www.anandtech.com/show/1356 [...] -nm-io-die

 
On augmente de 50 % le nombre d'unités de calculs flottants, de 2 par cœur, on passe à 3 par cœurs.

 
y'en avait pas déjà 2  ?  
 
tu enchaines les édit de fourbes    
 
mais du coup , ça reste bizarre ce que dit guillaume quand il parle de doubler la vitesse en rajoutant une unité vectorielle  
 
   
 

 
J'étais en train d'édit
 

 
Et comme ça va deux fois plus rapidement j'imagine aussi que l'on peut traiter maintenant des FMA 256 bits par cycle comme chez Intel .
 
 
 
Oui non je suis pas totalement sur de ce que j'affirme aussi, quelqu'un de plus éclairé sur la question pourrait nous décortiquer tous cela de manière plus précise.

t'inquiètse je suis pas le dernier non plus pour les edit à la volée    
 
reste que c'est pas très clair comme interprétation  
 
après , ça reste les num , un site plutôt grand public et généraliste  
vu la cible de ce site faut pas s'attendre à un article pointu  

Lis à partir de "Marc" et regarde la signature
https://www.hardware.fr/html/news/
Maintenant regarde qui signe (aussi) l'article que tu juges peut-être un peu vite
https://www.lesnumeriques.com/cpu-p [...] 80059.html

avant de répondre bêtement lis un peu les post    
 
je sais très bien que c'est guillaume qui a écrit ça  
 
le fait est que la cible des numérique n'est pas la même que celle d'hfr  
et le niveau des articles est forcément adaptée à cette cible    
 
soi gentil , quoi que tu pense de mes posts évite d'y répondre s'il te plait  

Ah parce que tu peux faire mieux ?
On te lit régulièrement alors je ne pense pas que ce soit le cas
Surtout que tu pourrais, venant de la même personne, juger que subitement, d'un coup et uniquement parce qu'il a changé de "maison", il serait descendu d'un net cran alors que de manière quasiment unanime, on reconnaissait ses prestations sur HFR comme plutôt bonnes ..
C'est formidable !

qu'est ce que tu racontes  
 
j'attaque pas guillaume  , relis les post  
 
havoc a du éditer plusieurs fois les siens justement parce que certains points sont pas précis comme cette histoire d'unité verctorielle  
et je vois pas en quoi c'est dénigrer son taf quand je dis que la cible d'hfr n'est pas la même que celle des nums  
 
et "on " c'est qui ?  
je sais très bien que je ne fais pas l'unanimité sur le site  
mais toi non plus rassure toi du coup les attaques perso tu peux te les garder ok ?

Non c'est pire, tu t'en prends au site
Sauf que qui a écrit l'article, le site ?

Bref ..
Edit : on = HFR (Forum & site confondus)
Soit quelques personnes, environ

A moins qu'ils n'y aient pas eut de documentations technique supplémentaire en plus de ce qui a été montré lors de la conférence qui était tout de même relativement flou, juste une mise en bouche sur l'architecture Zen2 coté serveur avec Epyc/Rome.
 
A voir au CES s'il y a plus d'éclaircissement à ce niveau et surtout pour la partie plus grand publique, le socket AM4 classique.

D'après les slides de la conférences il n'y a pas d'unités fpu/avx en plus. Elles passent de 128 a 256 bits, donc perf x2 en avx2 qui était fait en 2 cycles sur zen 1

oulà  
 
donc tu sous entend que guillaume raconte n'importe quoi sur un site aussi pointu que les numériques ?    
 
et bierman n'est toujours pas intervenu ?    
 
 
à moins que...      

 
Non, car les dépenses sont prises en compte même avec décalage de paiement. Ca n'a rien à voir.

 
Ajouter une unité, et pouvoir passer à  traiter les FMA 256 bits en un cycle, c'est pas incompatible, les slides de la conférence sont très flous ...

Ok mais les revenu ?

Petite question surement très bete, mais qui me chaffouine :  
 
Un CCX gravé en 7nm prend 2X moins de place que le même CCX gravé en 14nm ou il y a d'autres aspects à prendre en compte ?

 
Le CCX des Chiplets, n'a pas de contrôleur mémoire intégré etc.

 
Idem pour les revenus.
 
Ils prennent en compte tout ce qu'ils ont livré, et tiennent compte d'un taux de retour.
 
Les sociétés cotées comme AMD sont soumises à des règles de communication très strictes et doivent indiquer toutes leurs méthodes. Un "bidouillage" des comptes enverrait un très mauvais signal aux investisseurs.
 
Ici le dernier Q3 2018 : http://ir.amd.com/static-files/c6c [...] 5970db29cd
 
Et ici toutes les données financières : http://ir.amd.com/

 

 
Pas si flou    
Toujours 2 unité (enfin "4" 2 MUL, 2 ADD) mais en 256 bits.
 

ok  
 
du coup , n'en déplaise à bierman , l'article de guillaume sur les num laisse encore plus perplexe

 
Donc même structure que Ryzen 1, mais on peut maintenant traiter des FMA de 256 bits en 1 cycle. J'avais raté ce slide, donc merci de me le pointer.

Ok je savais pas
Je sais que dans ma petite boîte en fin d année fiscal on se dépêche à bouclé tt et de réclamé les payement au client

https://www.cowcotland.com/news/648 [...] zen-1.html
Bon c'est quoi encore cette histoire de +29% d'IPC sur Zen 1 ?  On va faire comme s'il y avait pas eu Zen+ entre temps pour embrouiller du gredin ?  

exactement