Reprise du message précédent :
si tout ceci est vrai, ça va être une tuerie, surtout en octocore (le EX donc à ce que j'ai lu) (quoique pour l'OC...)
on va commencer à économiser, nouvelle mobo, ddr3, un troisième raptor pour du raid 5, nouvelle cg etc... ça va être chaud... (à propos c'est quoi le fb-dimm2 ?)

Sauf que l'EX sera réservé aux serveurs hein...
 
Nous autres on devra se contenter des moutures "basiques" avec en tête de file un quad équipé de bien peu de L2 et bien trop de L3.
 
Petit rappel tout de même: le L3 est forcément plus lent que le L2 (voir le Phenom ou même le Gallatin), avec de la DDR3 rapide sur 192bits c'est tout juste si il ne sera pas moins rapide.

en meme temps j'ai du mal a voir l'interet d'un octo-core pour une config hors applis professionelles/calcul...    deja qu'un quad ca sert pas a grand chose (a rien?) pour le commun des mortels.

Jouer a suprême commander sur 1 écran et a UT3 sur un autre  
 
Le temps que ton adversaires se bouge ou que t'es constructions se terminent, tu frag  
 
Bon ça fait que 6 cores, mais c'est déjà ça
 
Ah et tu filme t'es exploits avec fraps en même temps -> 7 cores de bouffé

mao et jeux donc ça peut me servir en mao en tout cas... donc si je comprend bien pour nous ce sera du quad c'est ça ? ah oui le 6 cores ok.

 le probleme va devenir humain, il va nous falloir un dual-brain pour suivre  

Le EX est destiné aux serveurs.  Donc pour l'o/c...    
 
La FB-DIMM2 c'est en gros de la DDR2 avec correction d'erreur. C'est d'ailleurs cette mémoire qu'il y a sur le SkullTrail.

Et un buffer  
 
FB = Full buffered

Avec la possibilité d'avoir des séquences de lecture/écriture simultanées au lieu de séquentielles si je ne m'abuse
 

C'est bien ça non

L'architecture des FB-DIMM introduit un nouvel intermédiaire entre le contrôleur de mémoire et la barrette de mémoire: le Advanced Memory Buffer (AMB). Contrairement aux technologies DRAM précédantes, les FB-DIMM n'utilisent pas une architecture de bus parallèle mais plutôt une interface à accès séquentiel entre le contrôleur de mémoire et le AMB. Ce qui permet d'accroître la bande passante sans augmenter le nombre de broches du contrôleur de mémoire au-delà d'un niveau réalisable. Cette architecture permet au contrôleur de mémoire de ne plus accéder à la barrette de mémoire directement, mais plutôt, l'accès est effectué via l'AMB. L'AMB peut donc compenser la détérioration de la qualité du signal en offrant une mémoire tampon pouvant ainsi renvoyer le signal au besoin. De plus, l'AMB peut également effecturer une correction d'erreur sans augmenter le temps système du micro-processeur ou du contrôleur de mémoire. Il peut également utiliser la fonctionnalité Bit Lane Failover Correction permettant d'identifier des chemins de données défectueux, ce qui réduit grandement les erreurs d'adresse ou de commande. De plus, puisque les accès en écriture et en lecture sont mis en mémoire tampon, ils peuvent être effectués en parallèle par le contrôleur de mémoire. Ce qui permet des interconnexions simplifiées, une augmentation de la bande passante de la mémoire, et (en théorie), des puces de contrôleur de mémoire interchangeables d'une version de mémoire à une autre (notamment DDR2 et DDR3). L'inconvénient principale de cette approche est que de la latence est ajoutée aux différentes requêtes de mémoire. Cependant, l'approche devrait permettre des performances de la mémoire améliorée dans le futur, ce qui écarterait cette contrainte.  
 
http://www.pcstats.com/articleview.cfm?articleID=1812

C'est un peu une plaquette marketing que tu nous a recopié là...
 
Techniquement un contrôleur DDR3 peut accepter n'importe quel type de SDRAM, y compris la bonne vieille PC66 introduite avec le i440LX.
 
Le prefetch et les timings sont pour ainsi dire les seules choses qui changent, et en réalité on pourrait parfaitement utiliser le format DIMM "SDRAM" depuis 10 ans avec un régulateur sur la barrette pour abaisser la tension au niveau des puces.

Par contre comment ça se fait que le Westmere ait seulement 6 cores ? Ils sont où les 2 cores manquants annoncés jusque là ?  

Le Westmere n'est pas un nouveau venu. En fait c'est 3 core 2 duo assemblés sur un même chip pour faire patienter en attendant le Nehalem 8 coeurs.
 
Ce n'est pas une plaquette marketing mais la définition de wikipedia
 
Pour info le grand défaut de la FB Dimm est sa consommation de 3 à 5 fois supérieure à de la DDR2 ainsi que son coût.
 
L'avantage, on peu avoir plus de 4 slots de mémoire sans avoir de problème de synchro (c'est pour cela que les CM DDR2 sont limités en général à 4 emplacements mémoire).
 
En bref c'est pas pour nous mais pour les serveurs. Nous on se contentera de DDR3 en tri chanel avec des fréquences que la FB DIMM n'ateindra pas !

Ca c'est même pas sûr... les 3x100 lignes (grosso modo, 64 données 18 adresses 2 horloges et les contrôles) nécessaires à la DDR3 ça me semble un poil optimiste sachant que dans le même temps il faudra ajouter des contacts d'alim (+ de cores et Vcore en baisse mais TDP identique = + de courant à fournir = + de contacts).
 
Rien ne nous certifie que les premiers Nehalem ne seront pas déjà interfacés pour de la FB, avec un NB qui gèrera ses 3 barrettes de DDR3 unbuffered d'un côté et les bus "système" de l'autre. Au final on aurait donc ni plus ni moins qu'un Penryn avec L3 et 2 FSB très proches de l'actuel (1.6GHz/16bits), un réservé au hard et l'autre à la RAM.

J'ai l'impression qu'on reve en croyant pouvoir se mettre sur cette nouvelle archi dès noel. Ca sera plutot dispo en masse et abordable en mars avril 2009.
 
Avec en plus une implementation partielle des nouveautés Nehalem.
 
Ca me fais penser à tous ceux qui ont raquer pour des TV HD ready à 3000 euros. Qui vont devoir remettre au pot pour une FUll HD en 2009 .........  

 
+1! Perso je pense que pour des gens comme moi ayant déja un C2D E6x00 O/C à 3Ghz ou plus avec 4Mo de cache le passage par le Penryn n'est pas nécéssaire car il apporte peu de perfs en plus, en tout cas pas assez pour justifier le changement.  (par contre, le changement d'un C2D E4x00 avec 2Mo par un Penryn peut se justifier) Certains diront: "oui mais ça consomme moins!", à ceux là je répondrait que de toutes façons à l'heure actuelle (et depuis les C2D) c'est pas vraiment le proco qui consomme le plus dans une config mais la carte graphique, et qu'il ne sert à rien d'avoir un proco qui consomme peu si à côté on lui colle une carte graphique haut de gamme qui consomme à mort!  
 
 
Bref, perso je changerais le tout (c'est à dire: CM-Proc-RAM) quand le Nehalem sera là, et pas avant! Mon C2D actuel est encore largement suffisant pour ce mon utilisation, et même pour les jeux. Il est même fortement possible que je ne change pas de config dés que le nehalem sortira mais quelques mois après, ça dépendra beaucoup de mon C2D actuel: tant qu'il suivra dans les jeux et qu'il ne bridera pas la carte graphique, je le changerais pas: j'en ai un peu marre de passer tout mon fric dans des changements de matos (le kit: CM-Proc-RAM surtout) qui apportent presque pas de perfs, comme je l'ai fait avec mes précédentes configs avant mon C2D (voir mon icone "config" ).  
 
 

Juste pour rappel plus de NB comme actuellement car le controleur mémoire est embarqué dans le Nehalem comme actuellement dans les A64. Il faudra donc revoir nos habitudes d'overclking que nous avons prises depuis longtemps sur Intel.

 
+1 J'ai mon C2D E6600 O/C à 3.4Ghz depuis décembre 2006 ,il tiend bien la route et je fairai avec jusquen 2009 je pense car le peyrin ne justifie pas trop le changement de proco à mon gout (pas assez de gain niveau perf) ,il y aura que le nehalem qui me fera changer de config : des que les test sont fait et s'il poutre tout niveau o/c ou bien plus tard s'il vaut pas grand chose .
Ce que j'ai bien peur c'est que le nehalem soit bridée en o/c a cause de sont controleur mémoire integré et que je n aurai meme pas pu profité des peyrin avec mon water .

En même temps wikipedia...  
 
Le Westmere (aussi connu sous le nom de Nehalem-C) est un die-shrink de Nehalem en 32nm, censé sortir fin 2009.

ah oui le contrôleur mémoire intégré comme amd... c'est vrai que pour l'OC, bien que j'ai mon monté déjà un a64 à 3.2ghz en WC LPDC...
sinon c'est ce que je pense je changerais tout en même temps, là j'en vois pas l'utilité vu ma config... le seul problême : mon matos ne vaudra quasi plus rien à la revente...

 
Oui je sais Wikipedia c'est pas toujours ça
 
 
Et aussi tu as raison pour le  Westmere  que j'ai confondu avec le Dunnington qui lui sort en fin d'année et qui est l'assenblage de 3 x cores duo. J'ai trop vite regardé le schéma

 
 
Vu la config de malade (qui a dit geek ?) que tu as  tu peux facilement attendre Noel 2009.
Je sais c'est loin mais ta config elle sera pas depassé avant longtemps niveau CPU et GPU.
 

non non je ne suis pas réellement geek , et c'est ce que je vais faire attendre

Et qui te dit que le contrôleur mémoire en est réellement un?
 
Dans les chipsets serveurs du fabricant il n'y a plus à proprement parler de contrôleur mémoire puisqu'il est sur chaque barrette de FB-DIMM, entre le NB et les rettes il s'agit donc d'un bus très similaire au FSB introduit avec Netburst.
 
Il est très possible qu'il en soit de même pour Nehalem et qu'il n'intègre PAS de contrôleur mémoire, uniquement une séparation des bus système et mémoire.
 
Maintenant il est vrai que le terme "northbridge" n'est plus vraiment au goût du jour, mais c'est bien celui qui a le plus de sens quand 2 puces se partagent la gestion de la mobo.

A lire
 
 
 
http://www.hothardware.com/Article [...] rocessors/
 
http://arstechnica.com/news.ars/po [...] -cpus.html

Les GPUs intégrés viendront en complément des cartes graphique ou bien c'est soit l'un soit l'autre ?

Ce à quoi je répond par un autre slide:
 

 
Pour moi, rien n'indique qu'il s'agisse de DDR3 Unbuffered là, au contraire puisque dans le cas des serveurs ça sera à coup sûr de la FB-DIMM... Bref, même s'il est stipulé "integrated DDR3 controller", tout laisse penser que ça ne sera pas le cas et qu'on aura un contrôleur mémoire externe couplé à des signaux type FB-DIMM.
 
Maintenant ils font peut-être aussi nawak (car intégrer un contrôleur DDR3 en mainstream et un contrôleur FB en Xeon réduirait drastiquement les économies d'échelle, de même qu'intégrer un contrôleur hybride), il faudrait mater de près la mobo de référence pour voir s'il s'agit de FB ou d'Unbuffered.

 
Ce à quoi je réponds.....
 
 
KAMOULOX      
 
 
 

Je suis sous NDA, je ne dirais donc rien de plus !

Du 1er au 3 Avril IDF 2008. On en saura plus. Vivement les premiers tests dans quelques mois !

Plein des schémas qui parlent du QuickPath : http://pc.watch.impress.co.jp/docs [...] gai430.htm

Tu as peut être bien raison :
"CSI will modestly impact the desktop and mobile markets, but may not bring any fundamental changes. Certain Intel patents seem to imply that discrete memory controllers will continue to be used with some MPUs [9]. In all likelihood, Intel will offer several different product variations based on the target market. Some versions will use integrated memory controllers, some will offer an on-package northbridge and some will probably have no system integration at all."
 
http://www.realworldtech.com/page. [...] 20032&p=11

article sympa :
http://www.anandtech.com/cpuchipse [...] i=3264&p=2
 
maj de la 1ère page

Cà dépendra de la puissance du bignou...

Intel montre un peu le Nehalem un jour avant l'ouverture de l'IDF : http://www.frageek.com/hardware/id [...] -ouverture

Alors que la nouvelle micro-architecture d'Intel connue sous le nom de code Nehalemen est attendue pour la fin de l'été dans une version quadri-coeurs, Intel travaille déjà sur la suite puisque le fondeur à en projet un processeur octo-coeurs. Et alors que celui-ci ne devrait pas voir le jour avant 2009 au mieux, le fondeur nous avait tout de même concocté une petite démonstration avec un système constitué de 32 noeuds.
 
Chaque noeud ou rack était en vérité constitué d'un système DP avec deux processeurs Nehalem quadri-coeurs soit l'équivalent d'un futur Nehalem huit coeurs. Au total, ce sont ainsi 256 coeurs et 512 processeurs logiques qui étaient disponibles sur cette configuration, chaque coeur étant muni de la technologie SMT, semblable à ce bon vieux HyperThreading. Alors bien sûr, tant de puissance ne sert pas tous les jours et le but de la démonstration était justement d'utiliser au maximum les 32 processeurs.
 
=========
 
Attendue pour le quatrième trimestre de cette année, la nouvelle micro-architecture d'Intel, nom de code Nehalem, devrait succéder au Penryn qui anime actuellement les Core 2 Duo les plus récents. Entièrement nouvelle, cette architecture sera l'occasion pour Intel d'intégrer nombre de nouveautés. Ainsi et pour la première fois chez Intel, l'architecture Nehalem se dote d'un contrôleur mémoire intégré, en l'occurrence un contrôleur DDR3-1333 pouvant fonctionner sur trois canaux alors que le FSB est abandonné au profit d'un nouveau bus point à point baptisé QPI pour QuickPath Interconnect. Celui-ci offre une bande passante assez énorme de 25,6 Go/s en mode bidirectionnel. Côté micro-architecture, si Intel conserve une bonne partie de ce qui a fait la force du Core 2 Duo, le fondeur revoit intégralement l'agencement de la mémoire cache. Ainsi, le processeur disposera de 64 Ko de mémoire cache de premier niveau (32 Ko pour les données, 32 Ko pour les instructions) alors que chaque coeur aura accès à 256 Ko de mémoire cache de second niveau. Et la nouveauté vient de l'inclusion, un peu comme sur Phenom, d'un troisième niveau de mémoire cache partagée. Avec de nouveaux algorithmes rendant l'identification des macrofusion plus efficace, et ce y compris en 64 bits, Nehalem dispose d'un tag pour chaque ligne de cache afin que le processeur sache par avance ce qu'il y trouvera sans aller puiser dedans, là encore pour une plus grande efficacité. Doté de la technologie SMT, permettant de gérer deux threads par coeur, Nehalem disposera par ailleurs des nouvelles instructions SSE 4.2.
 

 

 
Le premier processeur Intel basé sur l'architecture Nehalem est connu sous le nom de code Bloomfield. Il utilisera un package 1366 pins, Socket LGA1366, et sera doté de quatre coeurs. Avec Bloomfield, Intel proposera pour la première fois un processeur quadri-coeurs natif gravé en 45nm. Fini donc le temps de la juxtaposition de dies double-coeurs pour obtenir un processeur quadri-coeurs. Précisons pour les overclockers que l'alimentation des quatre coeurs se fera sur le même rail. Côté plate-forme, le chipset supportant ce nouveau processeur est connu sous le nom de code Tylersburg et il sera accompagné du southbridge ICH10. Il supportera 32 lignes PCI-Express 2.0 avec la possibilité d'avoir une configuration 2x PCI-Express 16x ou 4x PCI-Express 8x.
 

http://img.clubic.com/photo/01051232.jpg
 
http://img.clubic.com/photo/01051230.jpg
 
source : clubic

Le fondeur Intel profite de l'IDF de Shanghai pour exposer un processeur Nehalem fonctionnel cadencé à 3,2 GHz. Gravé en 45 nm, ce modèle Quad-Core dispose de 731 millions de transistors, de 256 Ko de mémoire cache L2 par cœur et de 8 Mo de mémoire cache L3 partagés.
 
http://www.matbe.com/divers/zoom.p [...] 069305.jpg http://www.matbe.com/divers/zoom.p [...] 069307.jpg
Intel Nehalem à 3,2 GHz
 
Le Nehalem exploite le nouveau Socket B LGA 1366 et intègre un contrôleur-mémoire Triple-Channel DDR3-1333. Enfin, le futur processeur d'Intel signera le retour de l'Hyperthreading qui sera rebaptisé Simultaneous Multithreating (SMT). C'est d'ailleurs pour cela que le système d'exploitation détecte 8 cœurs (cf. la photo). Selon les premiers chiffres, les performances du Nehalem seraient supérieures de 30 % à un Core 2 Quad à fréquence équivalente.
source : matbe

J'ai fait un petit topo des démonstrations de Nehalem à l'idf : http://www.frageek.com/hardware/id [...] aterielles
 
super_newbie_pro tu ferais mieux de redimentionner ou virer tes deux photos, tu va te faire tapper sur les doigts.

Je trouve bizzare que le controleur de mémoire des nehalem soit en 1333 Mhz alors qu'on a bientôt du 2000 Mhz

Tri-Channel DDR3-1333 quand même.