Utilisation de DDR800@400 sur un FSB 1066, cet article ne tient pas la route.
On voit qu'on ne gagne rien à passer de 266 à 333 en 3-3-3-8 et peu à passer à 400 en 4-4-4-12, à l'inverse à 533 en 5-5-5-15 il y a un bond.
L'explication est assez simple en fait, puisque:
- 266/266=1, soit 1 lecture par cycle -> optimal
- 333/266=1.25, soit 5 lectures tous les 4 cycles -> grosse pénalité
- 400/266=1.5, soit 3 lectures tous les 2 cycles -> pénalité moyenne
- 533/266=2, soit 2 lectures par cycle -> optimal + latence propre de la RAM inférieure.
Du coup, faire des tests de latence en utilisant un cas qui n'est pas optimal c'est tout ce qu'il y a de plus inutile.
Message édité par Gigathlon le 26-07-2006 à 08:33:56