Reprise du message précédent :
Vu la taille de BD, si Piledriver est un peu plus gros, j'imagine pas la taille des APU Trinity (surtout si GFlops *1,5 par rapport à aujourd'hui)
Ou alors, il n'y a aura que 2 modules (logique pour de l'entrée de gamme)...

Oula, oui, je suppose que l'on resteras dans cette categorie.
Attention, pour les GFLOPS en plus, selon larticle de semiacurate, on pense que ca seras certainement la partie GPU qui ameneras un gain enorme.

Trinity ça a toujours été annoncé comme un 4 cœurs donc 2 modules.

Le die bulldo est gros à cause de la cache L3, il n'y en aura pas avec Trinity, et puis grosseur du die ne rime pas avec conso ni chauffe, la cache c'est pas ça qui bouffe des watts

Oui, j'ai bien compris la même chose.
 

Logique. Mais on a quand même un module BD ~5x plus gros qu'un core Llano.
Et est ce que les besoins de cache seront revu aussi à la baisse sans sacrifier la perfo du module ?

~2x selon ces photos (10-21mm²)      
 

Tu as raison.
Pourquoi j'ai dit x5 ?  
Merci pour la correction

Parceque tu incluais le cache L3.
Trinity n'en aura sans doute pas (tout comme Llano et les Athlons II).

Non, justement, j'avais exclu le L3.
Une erreur de ma part, tout simplement

J'ai plutôt l'impression que Trinity aura un L3 et des L2 réduits...

Avec des L2 de 1Mo et un L3 de 2Mo ça serait déjà plus intéressant que des L2 de 2Mo, mais on pourrait même carrément envisager des L2 de 512ko et un L3 de 4Mo.

Le L3 est quand même un moyen de communication inter-cores pas laid, donc à mon sens plus intéressant que d'utiliser le northbridge et de dump continuellement en RAM.

Est ce qu'avoir du L3 est possible/compatible avec le choix des bus de comm interne ?
Le bus pour le GPGPU et le bus pour le GPU et son accès à la mémoire ?

La "communication inter-cores" est une légende urbaine.
Les threads d'une appli multithreadée sont toujours très indépendants.
A mon sens, le cache L3 sert en réalité à fournir la totalité du cache en monothread (utile typiquement dans les jeux). Mais en introduisant une lourdeur architecturale importante (cohérance de cache,...) qui se paye en consommation (et donc en fréquence atteignable à TDP donné).
Sans parler de la surface de die gaspillée...
 
Bulldo dispose déjà d'un L2 de 2Mo partagé, c'est plus que suffisant pour Trinity.

Oui, à part peut être pour certaines applications serveurs très spécifiques. Y'a qu'à voir les perfs du Llano qui sont quand même très proches des phenoms.
 

Oui
 

Non. L’intérêt du L3 c'est que les timings peuvent êtres plus lent, donc ils peuvent implémenter plus de quantité avec une conso et une surface moindre. Pour faire des gros caches, il n'y a que le L3.
 

Sûrement.
 
Et que quelqu'un ne viennent pas me dire que le L3 peut servir pour le processeur graphique (mode marketing Intel). Les GPU ont déjà leur hiérarchie de cache très bien adaptée, fruit de longues années d'expérience (sauf pour Intel justement).

Oui.
Enfin sur Bulldo mettre de la L3 pour passer de 8Mo à 16Mo, était-ce bien utile?  

Tout-à-fait  

Plus lent -> OK
Plus de quantité (moins de contraintes) -> OK  
Tu peux développer pour la surface moindre ? Tu penses "passer d'une cellule 8T pour le L2 à 6T (voire 4T) pour le L3" par exemple ?
En résumé, les "gros caches" sont toujours les L3 plutôt, non ?
Merci

Un truc du genre oui.
 
Après c'est pas forcement systématique. Les modules 2M de L3 du bulldozer ont l'air bien aussi gros que les L2. Mais en général quand on enlève une contrainte d'un côté on peut en récupérer de l'autre.

8T c'est pas plutôt pour le L1?
 
En fait le problème du L3 d'AMD, c'est qu'il est exclusif.
Du coup quand un coeur a besoin d'une donnée qu'il ne trouve pas dans son L1/L2, il est obligé de regarder dans le L3 et dans tous les autres L2 avant de faire une requête RAM.
Ça doit être un beau bordel a câbler, et ça doit bien peser d'une façon ou d'une autre sur la latence des L2 (et sur la conso globale).
 

Llano at Hot Chips - RWT
 

 
Super article de Maitre Kanter encore une fois  

Quelqu'un pourrait m'expliquer comment il se fait que ces deux APU aient un TDP de 65W:
· AMD E2-3200 -> 2-cores @ 2400 MHz + IGP 160 ALUs @ 443 MHz + DDR3-1600.
· AMD A8-3820 -> 4-cores @ 2500 MHz + IGP 400 ALUs @ 600 MHz + DDR3-1866.
 
Pour l'instant y' qu'une réponse qui me vient en tête: AMD s'est planté.

TDP/=conso réel

Ça je sais.
 
Qu'un 4-cores @ 3 GHz ait le même TDP qu'un 4-cores @ 2.5 GHz j'y trouve rien à redire.
 
Par contre, qu'un 2-cores avec IGP de 10 SP, ait le même TDP qu'un 4-cores avec IGP de 25 SP ayant des fréquences plus élevées pour les cores et l'IGP, alors là je me pose de sérieuses questions.

Si tu regarde les choses comme ça en effet c'est bizarre, mais si tu regarde les choses autrement...
 
Le TDP minimum en AM3 était de 45W mais ça n'inclue pas le chipset graphique. L'équivalent en FM1 est donc un poil plus haut à 65W. Une gamme de FM1 en 45W correspondrait à du 35W d'avant et c'est aussi le TDP des plateforme mobile. Bref, maintenant 65W c'est le minimum en desktop standard.
 
Sur ce modèle les fréquences sont basses, il n'y a que 2 coeurs, les coeurs graphiques sont petits. C'est du bas de gamme. Comme les semprons et celerons qui ont eux aussi les TDP standard, malgré qu'ils soient de minables petits processeurs.

Et c'est une bonne chose que ces modèles apparaissent parce que ça leur permet d'écouler leurs rebuts (à prix plancher, les gens qui achètent ça s'en foutent).
 
Comment ils faisaient avant ? Je pense pas qu'ils les jetaient... donc ils les vendaient.

source?
Désactiver un peu de cache et enlever une centaine de Mhz, ça change quoi?
Sempron et Celeron ont souvent étés les procs les plus intéressant des gammes.
A une époque AMD et Intel avaient très peu de moyen pour castrer leur proc, ils se contentaient juste de leur faire une pub négative.
 
Bon avec la multiplication des coeurs et depuis qu'Intel a réussi à bloquer le fsb, l'effet de gamme est plus conforme aux tarifs.
Il n'empêche que le G530 à l'air très intéressant.

C'est parce qu'ils ont prévu le déblocage des cores/ALU restant(e)s

http://ark.intel.com/products/5348 [...] _60-GHz%29
http://ark.intel.com/products/5221 [...] _70-GHz%29
 
Comme je dis, le pentium est bien minable en rapport perf/TDP comme E2-3200

C'est fait exprès. Ça permet d'en vendre un peu moins...
 
Il faut toujours faire attention quand on travaille sur des inégalités.
a<35 et b< 65 n'implique pas a<b.
 
Un G620 c'est dans les 25W (35W IGP actif).
 
Enfin bref Big Blue avait déjà répondu:

Non.
La gamme Llano n'est pas vendue aux intégrateurs comme une gamme basse conso.
Pour ça y'a déjà zacate.
Les intégrateurs pourront décliner tous les modèles actuels et à venir (cadencés plus haut) avec le même système de refroidissement.

 
via un patch payant téléchargeable sur leur site  

Faudra bien ça pour rendre cette bouse attractive

 
J'avais zappé cette info mais franchement le service marketing d'AMD est en cruel manque d'inspiration ...  

J'espère qu'ils en profitent pour revoir un peu la tension Vcore...

s'adapte surtout au kevin acheteur d'Intel cpu qu'on lui a dit qu'avec suffixe K c'est mieux.

Ca c'est petit

AMD Plans to Add “FX” Features to Fusion A-Series Platforms - XbitLabs
 

 
Trinity Q2 '12, intéressant ...

C'est pas être devin que d'annoncer un truc de ce genre.
 
AMD a fait la démo du Trinity en juin, on ajoute 1 an, et bingo on indique une date de lancement... selon un source anonyme bien informée.
 
Ça c'est du journalisme !

Interessant aussi dans le sens que cela signifie que le core Piledriver est quasiment pret.
Finalement, effectivement, peut etre que le premier BD va passer a la trape.
 

Ouais, intéressant, ça veut dire que Trinity sera repoussé 3 fois et aura 6 mois de retard.
Et moi, il me semble complètement farfelu qu'un fabricant de puces lance un produit déjà dépassé (et pas par la concurrence)...
Ou alors, c'est pas BD qui sort en octobre mais BD corrigé

 
Parce que pour toi, présenter un portable éteint et dire qu'il y a un Trinity dedans, c'est une démo ?

Il n'était pas éteint...