Eric B a écrit :
Garder l am5 er rendre la plateforme plus extensible, c'est chouette.
J espère qd même des améliorations au niveau des chipset pour le support de usb4 et Thunderbolt (4 voire 5) qui restent assez bordélique chez AMD...
|
Quand tu fais une plateforme qui doit tenir sur plusieurs générations, tu as des contraintes ... Faut faire un équilibre entre les lignes PCI-E, les coût en transistors etc
Au moment de la sortie de l'AM5, l'USB 4.0 était pas forcément une priorité, l'IOD en 6 nm de TSMC, le chipset Prom 21, pour limiter au maximum les coûts AMD a fait l'impasse dessus.
Zen 4 et 5 partage le même IOD, le prom 21 est toujours au cœurs de la série 800 (exception faite du B840), l'USB 4 n'est donc disponible que via une puce Tierce, sauf pour les APU vu que les priorités et besoins sont différents, y a pas de possibilité de rajouter une carte fille sur un portable, donc embarquer de l'USB 4.0 directement ça fait bien plus de sens même s'il faut sacrifier des lignes PCI-E, et pour les constructeurs de carte mères, c'est pas non plus forcément très intéressant / rentable, de permettre que leurs cartes mères exploitent l'usb 4 de la série 8000G qui ne représente qu'une fraction congrue de tous les utilisateurs potentiels de l'AM5.
Avec Zen 6 y aura un nouvel IOD et de nouvelle capacité, tout comme on peut penser que le prom21 sera substituer par autre chose et l'USB 4.0 se généralisera alors, mais jusqu'à présent pour les processeurs non APU c'est simple : Série 800 (X870E) et quelques B850 pour avoir l'USB 4.0 et pour les possesseurs d'APU et bien il faut faire un peu plus de recherches (si on veut exploiter les ports USB 4 natifs des APU) ...
MagnumFr a écrit :
Même si de base 96 Mo de cache L3 sur le 24 cœurs c'est pas mal du tout, j'attends de savoir si AMD sera enfin capable d'avoir du 3D V-Cache sur les deux CCD et non un seul 
|
AMD est capable d'avoir des empilement 3D sur les deux CCD depuis Zen 3 et les premiers proc 3DVCache ... Sauf que c'est peu utile en pratique à cause de la latence importance et les débits limités entre Chiplets. Avec Zen 6 et le nouveau système d'interconnexion (type Interposer) qui remplacera le bus IF (qui date de Zen 2), ça deviendra finalement une réalité, vu que ce nouveau système promet moins de latence et plus de débits.
Message édité par havoc_28 le 22-02-2026 à 19:23:45