Reprise du message précédent :

Oui certes, mais étant donné que j'ai pris tous les TDP comme model, et que je mets un TDP comme valeur d'interpolation, à priori ça match.

Si j'avais mis les consos, ça serait pas forcement mieux. Car je ne connais pas la conso du cpu qui va être en TDP de 125.

Et comme AMD fait le même calcul pour ces TDP entre les cpus, normalement ça devrait coller si c'est bien juste une version avec 125watts sur la même archi. ( je pense que c'est linéaire leur calcul, dans ce cas, mon calcul est parfaitement valable )

Mais bon c'est juste un calcul d'interpolation quadratique. Ce serra très fiable, s'il y a pas de changement d'archi.

Après s'il y a une nouvelle fonction qui était bugé qui est débloqué, ... ou des unités cpus plus musclé, ça sera totalement pas valable du tout.

ou changement de process, même sans dieschrink ça pourrais jouer. Mais même avec le process auquel il est fort probable qu'il arrive cette année, je doute que ça améliore les choses.

<hypothèse>
Ce process améliora le rendement. Et diminuera les fréquences d'oc, et max. Et une conso en baisse d'environ 20% sur le transistor. Je dirais plus que c'est une process pour les cpus ARM.

Alors je mets entre balise car j'en suis pas sur, j'en ai entendu parler en détails, mais bon, à l'époque c'était surtout théorique.
</hypothèse>

Ben cf. la mise en ligne furtive des specs sur le site d'AMD il y a quelques jours ...
 
http://chinese.vr-zone.com/114157/ [...] -05262014/

si c'est les mobiles, faut espérer qu'on finisse par trouver de la dispo...
car là, 35W max, des références sympathiques en 17-19W, ça pourrait le faire vu que kaveri est plus fait pour le mobile que pour le desktop finalement.

Ah ben oui, le fameux FX-7600P je l'avais oublie.  

Bon bref, plus de miracle a attendre pour le 4 Juin.

Par contre, en 130nm SOI, oui, ca existe

http://www.advancedsubstratenews.c [...] artphones/

Avec des tdp pareils de 19 watts , alors que ce sont des a10 7700k/a8 7600 mobile (fx 7500) , on pourrait peut être avoir le droit a des NUC like en amd !

La RF se limite à des grosses tailles, c'est normal, rien que les inductances nécessaire, font une place énorme. Donc le besoin des faibles tailles en RF est nul. J'ai fais des projets en 350nm. Et crois moi c'est une techno qui a encore de beau jours devant elle. C'est bien pour faire des petits projets et commencer doucement. Et vu que c'est pas cher ( euh le prototypage il y en a déjà pour 20k€ trois mm² pour vingt échantillons environ ... ) , ça va encore.

Je ne vous dis pas le tarif du 28, j'ai vu les chiffres, en prototypage, c'est une horreur.  

Et vu les specs des trucs, bah c'est cool, ya du low power qui arrive, ... à voir s'il y une amélioration en perf/watt. Enfin je pense surtout à la conso qu'aux perfs. En fait ce qui serait cool c'est une baisse de conso, et un niveau de perf plus ou moins identique ...

En tout cas je trouves ces kaveri mobiles pas mal du tout , le fx 7500 me fais penser au a8 7600 qu'on attend toujours , d'ailleurs si ils pouvaient nous sortir cet apu en desktop a la place ça me dérangerait pas !!

t'es toujours pas passer en face toi depuis le temps ?

c'est à moi que tu parles ?
 
Si c'est une question par rapport au process, non, je suis encore sur la théorie, et des simulations plus proche de la théorie. Et puis c'est possible qu'on ne fasse pas ce procédé, ... mais dans deux autres.
 
Et c'est un peu fort knox leur truc, t'arrive pas comme un cheveux sur la soupe ...
 
Sinon je n'aime pas trop leur méthode, c'est pas mon style. Top down. Moi je suis bottom  up bottom. J'aime bien avoir un apperçu des briques de bases avant de me lancer dans les schémas de principe. Par ce que à un moment donné, beaucoup de paramètres sont dépendant du process. Donc même à haut niveau tu as des limitations de modélisation. Et tu te retrouve à écrire des équations même justes, mais avec des valeurs ( pour la simulation ) qui sont complètement instinctives. Et donc pas corrélé vu que tu n'as pas vu le modèle proche de la réalité. Et on te demande de sortir des chiffres cohérent avec ça. Moi je pense que c'est une erreur.
 
Dans certains cas tu peux t'en passer. Dans d'autres ( la plus part ), c'est malheureusement impossible.
 
Bref c'est pas impossible qu'on finisse par le faire sur un autre procédé. ( plus adapté au projet surement dans les 130nm ).
 
C'est pas non plus impossible que j'en fasse deux versions.
 
Bref, la semaine prochaine, je devrais savoir un peu plus de l'avenir de ce projet.

je parlais à jujudk :x

ah, ... oui c'était pas très clair ton msg ^^

Ah non ^^ je sais pas , en ce moment j'aimerais me faire un mini pc (genre nuc) , mais le boitier que j'ai trouvé n'a une alim que de 90 watts donc je vais pas aller loin que ce sois chez amd ou intel !!
 
Du coup j'attend des processeurs quad core qui peuvent rentrer sans probleme dedans !(conso en charge vers 80 watts)

Tu es exaucé !
 
Le test: http://www.hardware.fr/articles/92 [...] ail-d.html
 
Les CPU: http://www.ldlc.com/informatique/p [...] 10686.html
 
Les cartes Manman: http://www.ldlc.com/informatique/p [...] 10686.html

90w ça suffit largement pour un processeur en socket AM1 + deux ou trois HDD.
 

Mon prochain, aura beaucoup, mais bcp de ram
 
genre 64-128 ...
 
Et plus des Mo comme à l'époque ...

 
Puisque t est dans le metier, comment fait on pour qu une paire complementaire fully depleted
soit conductrice que sur un rail vu que le Vth est inferieur a la tension de la source??.
 
Ou alors ils ne sont utilisés qu en charges actives en complement des fets enrichis.?.

J'ai pas encore touché au bouzin, mais ça ne saurait plus tarder. Le principe est que le canal n'est plus enrichis p ou n.

Mais il y a toujours les drains et sources qui sont toujours enrichis. Donc on a bien le complément.

Cette partie je ne vois pas le problème, du moins je comprends pas le sens de ta question. Le Vth doit être inférieur à VDD c'est normal, sinon on aurait des problèmes ...  
Plus bas il est meilleurs c'est. Mais du à des fuites, les faibles VT non seulement coute cher à fabriquer mais consomme beaucoup en iddle.

Après pour les très faibles VDD en inversion faible, il a été démontré que l'on peut avoir des circuits fonctionnels à 60mV ( Très loin en dessous du VDD ), mais bon, t'attends pas à booter windows ^^

Et si tu utilise source pour le mot utilisé pour l'un des ports du MOS, et ben la je suis largué, je vois pas le rapport.

Bon la je comprends plus. C'est bien je vois que tu t’intéresses et tu utilises notre vocabulaire. Mais bon c'est assez compliqué comme ça  

Je pense que tu crois qu'il n'y a pas de complément. C'est le cas, le fd c'est une techno CMOS pour complementary mos. Le Fd est meilleurs que n'importe quelle techno CMOS actuel ( pour le numérique ). Surtout que l'on a des version avec contrôle du puit, qui permets de passer en mode performance, ou économie.

Après en analogique il parait qu'il y a des effets indésirables du au SOI   C'était un ancien AMD qui avait dit ça à une conf en commentaire perso. Vu le niveau du mec, je suis pret à le croire ...

Ils ont publiés des papiers comme quoi une puce 100% numérique, il y a rien à changer, les archi numériques ne sont pas impacté. Si on rajoute un contrôle dynamique des puits ça coute un peu plus cher, et ça ajoute un peu d'électronique de contrôle mais par rapport à un soc, c'est pas violent.

Je me suis mal expliqué peut etre, je sais que les paires complementaires existent en fets appauvris
depuis belle lurette, le truc c est que on ne peut pas les utiliser en push pull avec sources communes
puisque les dispositifs conduisent deja pour Vgs = 0 pour le Nmos et Vgd = VDD pour le Pmos puisque sa
source est connectée au rail positif.
 
Pour que les dispositifs soient bloqués il faut descendre le Vgs a une tension negative par rapport
a GND ou que la tension gate soit positive par rapport a VDD (source) dans le cas du Pmos.
 
Ceci bien sur dans le cas de paires complementaires en sources communes, mais je ne vois pas comment
ca serait faisable non plus s il etaient cablés en drain commun avec sortie par la source (sources suiveuses),
il faudrait quand meme deux extra tensions , l une plus positive que VDD et l autre plus negative que GND,
a moins qu il n y ait polarisation du substrat proche pour maintenir le potentiel de gate du dispositif non
conducteur a un niveau intermedaire par rapport a la sortie en utilisant Ciss comme pourvoyeur de la tension
supplementaire mais dans ce cas il y aurait une frequence mini a respecter,  en deca ca commencerait a chauffer serieusement...

Je pense que je comprends de quoi tu me parles. Alors ce n'est pas des fets appauvrit en réalité.

En process PD, partially depleded ( attention pas de jeu de mot ), le canal pour un NMOS est du type p, mais plus p-.

Il y a toujours drain et source en N.

En FD, le canal est intrinsec. C'est qu'il est ni conducteur, ni isolant.

Alors il y a plusieurs solutions, pour diminuer la conductivité et pour augmenter les performances. ( Les perfs en conso sont souvent le rapport Roff/Ron ).

Une technique, c'est de mettre un effet de champ pour mettre le silicium à un niveau de conductivité plus bas. Ex, ajouter deux transistors sur les cotés en mode complémentaire, dans le même puits, qui va attirer les électrons, et diminuer la conductivité sur le canal du milieu. Une autre solution qui n'a aucun intérêt en pratique, c'est de monter les niveau de grille, comme tu l'as suggéré, avec des VDD plus haut et VSS, plus bas. Sauf que pour faire des portes logiques, ce n'est pas pratique, voir même impossible.

Il y a part ex la polarisation du puits. pour augmenter et diminuer la vitesse des portes logiques, mais ça n'influe pas sur les courants de fuites.

L'avantage du SOI est sa moindre consommation par rapport à du Bulk.

En fait en pratique, je pense qu'ils compensent par des Vth et des VDD plus élevé vu qu'ils ont plus de marge de ce coté, pour conserver des grands Roffs.

Mais il faut aussi voir que la largeur mini, 28nm, c'est presque rien. Et comme le résistance est proportionnel à la section d'un conducteur, elle reste malgré tout élevé.

Mais bon, c'est certes une pertes, mais de l'autre coté, il y a pleins d'avantage. Le crosstalk qui disparait ou presque. => Ce qui fait une diminution très importante du bruit. Le numérique est certes peu sensible au bruit. Mais passer certaines fréquences, les échanges de charges ne se compte de plus en plus en un nombre fini d'électron/trou. Et un peu de bruit venant du substrat, ça peut être un fatal error. Oui il est peut sensible au bruit mais très intolérant à l'erreur ... ( d'ou les ECC, ... )

Ce qui est important, avec le fd c'est la fin du canal dopé. Dans les prochaines années on aura un canal à moins de 10 électrons. Doper le canal est devenu de plus en plus une hérésie. Les taux de dispersions sont trop énorme. Donc le taux de succès du circuit de plus en plus faible. La recherche se fait déjà sur des transistor à un seul électron dans le canal.

Alors cette solution corrige certaines choses, apporte d'autre problèmes.

Je ne peux pas, te dire catégoriquement comment ils ont résolu ou pas le problème. Et même quand je le saurais, je ne crois pas avoir le droit d'en parler.

Et il y a le terme push pull qui est mal utilisé. On fait pas du numérique avec ça. C'est pour l'analogique. La brique de base est cablé de la même façon qu'un inverseur. Sauf qu'on l'utilise uniquement en mode conduction, et pas bloqué aux rails comme l'inverseur. Et source commune c'est aussi un terme d'analogique. Le source commune est un ampli inverseur. Le push pull c'est deux source commune en tête bêche. Mais ce n'est pas un inverseur.

Fait, un schéma de ce que tu veux essayer de m'expliquer, je ne comprends pas trop.

Alors si j'ai bien compris, on parle d'un inverseur avec Vgs du nmos = 0.

donc VDS = VDD.

Si inverseur alors Vg du pmos = 0.

donc Vgd pmos = Vg - Vd = 0-VDD. = - VDD.

Oui bon c'est ça, il y a juste une erreur de signe, on fait souvent ces erreurs avec le Pmos, ça revient au même.

Donc, on parle de CMOS pas de JFET. Le jfet ( bien souvent ), a des tension négatives de fermeture. le CMOS c'est en fonction de pleins de paramètres.

En gros tu as une mixture des paramètres d'épaisseur d'oxyde, de grille, d'implantation des drains et source, qui font qu'ils peuvent avoir un truc qui fonctionne bien.

J'ai fait un essai il y a longtemps pour faire un Pmos, le prof nous avais donné un bulk, et fallait faire un pmos avec un logiciel spécialisé. Tu donne les cuissons, les quantité d'implants, l'ordre quoi. Et ça te fais une recette. Dernier point que j'ai oublié, avant on ne jouais pas vraiment sur les pressions. Maintenant il faut savoir que des pressions gigantesques sont mises en œuvre dans le silicium via des techniques que je ne connais pas, pour diminuer ou augmenter les performances. Il y a des pressions laterales dans le sens du canal, et en opposition avec le sens du canal. sur le PMOS et le NMOS c'est bien entendu différent. Mais il faut savoir qu'en mettant de la pression d'un coté on peut améliorer, et de l'autre coté il faut diminuer fortement la pression pour augmenter. et c'est différent sur l'autre transistor. Bref un paramètre important sur les performances qui engendre des contraintes mécaniques énormes pour le substrat.

Crois moi en connaissant les paramètres du Nmos, sur du bulk, sur les 10 élèves, personne n'a réussit à faire un Pmos qui fonctionnait avec des courbes correctes. Le mien merdouillait bien ^^.

En gros c'est du domaine de la physique, c'est pas vraiment le problème des designers, ( enfin pas trop ... ^^ )

Ok , merci pour le topo..  
 
Sinon un push pull c est des lors que tu a un dispositif symetrique , bloqué en haut/conducteur en bas
et vice versa , quel que soit le mode des composants utilisés , drains ou sources communes, effectivement
en commutation le mode sources communes est le plus logique, si on peut dire, et en fait le seul possible d un point
de vue efficacité energetique et simplicité de mise en oeuvre.

Euh oui je connais les procos am1 mais leurs perfs n'ont rien a voir avec kaveri , surtout au niveau du gpu !

http://www.techpowerup.com/201571/ [...] board.html

Du ROG pour FM2+ (ils auront tout donné )
  !!!

En desactivant les GPUs et avec 2 chips de Kaveri il y a moyen de faire un 8 cores aux frequences du 7850K dans un TDP de 105-125W, peut etre meme 125W en conservant un seul des deux GPUs, ca ce serait de l'APU....

+1
La place prise pour cet appendice, je la préfère sur une carte dédiée
Cependant, je préfère aussi une bonne grosse carte graphique
Donc je ne suis pas le client d'AMD (pour ces poduits)   !

 
Peut être même moins, ça dépend tu ratio de consommation entre les core CPU et les core GPU

Avec du L3 alors, et sur socket AM3+

Mais non voyons !
La bande passante externe (du cache L2) n'est toujours pas libérée , aux dernières nouvelles
AMD enquête la cherche, toujours ...

 
Comme dit par Bierman meme pas besoin, les phenom ont jamais ete beaucoup mieux que les AX4 apres tout...
 
Apres reflexion je pense que c est les 100W+ qui passent pas, on peut que avoir des regrets
en regardant la gamme mobile, deux puces 35W ou mieux 19W et voila deux super 8 cores
adaptés a l offre actuelle, les segments 25-65W vont etres proeminents, les CPUs genre 84
ou 95W c est fini.

Bon a partir du moment que ce FX-7600P donne des résultats satisfaisant en jeux vidéo sa me va    
 

bon bientôt sous 7850k.
Simpas la rog  
Je suis étonné de voir que le 7850k fait mieux qu'un i5 750 et presque aussi bien qu'un i5 4430 en jeu... je comprend pas qu'on stigmatise tant ces apu alors qu'ils sont bons au final...
vivement la suite

Voilà

On se dit toujours que la prochaine génération va faire du bien mais quand ça sort on trouve toujours que c'est pas suffisant.
C'est con

Finalement les Kaveri mobiles ont été lancés mais le compte à rebours du lancement de l'espace indique encore 11 heures
j'ai raté quelque chose ?

 
la dispo (enfin) de l'A8-7600 dans les bacs ?
 
se serai une ENORME avancé... de pouvoir enfin acheter une puce AMD...  

la disponibilité de l'a8-7600 serait une tuerie pour les stocks actuels restant à écouler en Richland/Trinity

FX-7600P  VS Core i7 4702mQ (quad core+HT) :
 
http://www.tomshardware.com/review [...] 842-3.html
 
 

Faut le sortir , les autres finiront par se vendre si leur production a déjà été arrêtée (ou suffisamment tôt par rapport au stock 'tenable' estimé)

l'Fx7600p se situe entre un i5 4200U et un i7 4500u(dual core + HT)
http://hothardware.com/Reviews/AMD [...] ew/?page=4

Edit test du 7600p par computerbase.de :
http://www.computerbase.de/2014-06 [...] book-test/

 
oui et aussi parce que dans 2ans le 7600 aussi aura du mal à se vendre !