Bonjour,  
je suis étudiant en informatique et j'ai quelques problèmes de compréhension sur le mécanisme de pagination.
J'ai lu beaucoup de choses sur internet, mais cela n'a pas répondu a toutes mes questions. Je viens donc ici en espérant que certains puissent m'éclairer
 
Je vous montre un exemple sur lequel je me pose certaines questions, il s'agit de d'un processeur x86-64 bits avec une pagination à 4 niveau.
 

 
 
Les adresses virtuelles sont sur 48 bits vu que le plus grand diviseur entier de 52 par 4 est 48.
Cependant je ne comprend pas pourquoi on utilise des adresses physique limitées sur 52 bits?
que contiennent les entrées e chaque table?
 
Je me demande aussi comment calculer la taille des de l'ensemble de pages?
page map lvl4= 2^9 = 1ko
page pointer directory = 2^18 = 32 ko
page directory = 2^27 = 16 Mo
page = 2^36 =8,1 Go
ça me parait énorme pour gérer la mémoire.
 
Certains processeurs récent utilisent des pages de 4kio, 4Mio voir 1 Gio. Quel en est l’intérêt?
 
Voila, merci pour ceux qui prendront le temps de répondre, bonne journée