Reprise du message précédent :
Je n'ai pas de Core2Duo et regarde ma signature

PS : radeon4ever a débarqué à la page 313
EDIT : je viens de regarder et tu n'as 'débarqué' qu'à la page 291, je te pardonne

Bah si vous êtes biiiip, j'y peux rien moi   (humour inside hein   )

 
 
PS on arrete de se "paffer" ? sinon on va finir par se faire mal
 
 
EDIT:
 
 
bah ouais avant j'avais des X2 qui roxxe..., jusqu'a que je vois un E6600 en action chez un pote   (tout est relatif en fait   )

Oui je préfère le WAF

Dernier soubresaut => http://www.clubic.com/actualite-77 [...] -6400.html

Une blague ?
 
-------------

Pétard, j'espère sérieusement que leur phénom va tenir la route parceque sinon ils ont des soucis à se faire. Ce n'est certainement pas moi qui prendrait un 6200+/6400+ à comparer de ce que propose intel. (EDIT ; pour une nouvelle config de course) Plus qu'un mois et on aura de vrais tests des versions serveurs des futurs euh... comment dire... je réfléchis. De ce qui va fixer la situation financière future d'AMD. voila lol

C'est pas une blague ?
 
-------------------

je crains que non erf erf

Non pas une blague !
Juste qu'AMD ajuste ENFIN ses méthodes de fabrication en 65nm
Ce 6400+ EST un 65nm !
 
EDIT : du coup je ne m'inquiètes pas pour le Phenom et sa fréquence d'arrivée basse
Elle montera vite ...

Le roadmap AMD ne parle pas vraiment d' une montée rapide en fréquence  

Pas + qu'il n'évoque ses 'vraies' perfs. depuis la fumeuse affaire des benchs trafiqués
Ce n'est que quand ils auront amélioré cet aspect (la fréquence de fonctionnement) qu'ils communiqueront vraiment
Et là dessus je ne m'en fais pas non +, ils savent communiquer, eux !!!

Quand t' as un cpu qui roxxx , la com est très facile , cf A64 , cf C2D .

Oh oh !
 

 
TechArp fait le point sur le Barcelona, le prochain quadricoeur natif d'AMD. Ce processeur reste encore assez mystérieux, mais on peut ici lire un résumé assez complet de ce que l'on sait actuellement sur la bête.
 
Architecture, multicoeur natif, mémoire cache L3, économie d'énergie, vous saurez (presque) tout sur le Barcelona. À voir. Source : pcinpact http://www.pcinpact.com/actu/news/ [...] icoeur.htm
 
le point sur le Barcelona ==> http://www.techarp.com/showarticle [...] 424&pgno=0
 

C'est ce que j'ai dit non =>

Je copie juste un morceau de choix de l'article dont le lien est ci-dessus :
 

 
The results of the Barcelona processor was based on internal AMD simulations at 2.6GHz. AMD did not explain what they meant by "internal AMD simulations", so it's really up to your interpretation.
 
In any case, if AMD's estimates are accurate, then we can expect a Barcelona processor running at 2.6 GHz to deliver 20% better integer performance and 50% better floating point performance than the Intel Xeon 5355.
 
 
 
Important Update
 
George Ou of ZDNet has just alerted us to the fact that not only are these estimated results inaccurate, they are based on outdated Intel results. When the actual results are compared, the Barcelona's advantage is only 1% at 2.6 GHz.   Even this advantage is only theoretical as the fastest Barcelona processors to be released initially will only run at 2.0 GHz. For more details on the latest, certified benchmark results, check out George Ou's post here.  
 
George also points out that AMD removed the "simulated" benchmark results from their website on July 6th, and promised to post proper benchmark results of their Barcelona processor. However, we received the very same benchmark results just last week. If these results have already been officially junked by AMD, why are we still being served the same poo?

ça aussi c'est très intéressant point de vue conso :
 

 
Je réagissais à "eux" , qui m' avait semblé être une pique adressée à Intel , me trompe-je ?    

Reste à voir comment gérer ces fréquences&tensions d'un point de vue OC.

Tu désactives tous ces trucs destinés à ceux qui restent @ stock , tu blindes le vcore et t' overclockes à l' arrache   , je suppose que ça va se passer ainsi  

Question sérieuse ; le lancement des phénom pour serveurs, les barcelona sont prévus pour quelle date précisément ? Quand finit le NDA ?

Lancement en aout à 2Ghz , je sais pas quelle date , dispo en septembre normalement .

http://www.presence-pc.com/actuali [...] 5nm-24422/

"Dirk Meyer, président et COO (Chief Operating Officer) d’AMD, explique également que malgré des rendements intéressants, le design du Barcelona allait devoir être légèrement retravaillé afin de lui permettre de monter plus facilement en fréquence."

Ou comment glisser en douce des perf mitigées et de futures retards ?

Chiotte

C'est pas nouveau en même temps les redesigns en cours de vie commerciale... Intel en a déjà pondu 2 pour les C2D (le premier corrigeant la conso importante à vide, le second corrigeant un bug tout en abaissant légèrement le TDP)

+ T°Junction admise supérieure

Veut pas dire grand chose ça, on peut pas l'inclure dans un redesign...
 
Il suffit que la sonde soit placée plus près de la zone chaude, potentiellement accidentellement.

C'est même bienvenu mais le phenom est pas encore sorti lui ...

Dans l'article chez Tech ARP (que j'ai presque fini, j'en suis aux perfs. estimées ), il est dit ceci :

Comment vous expliquez la dernière phrase en gras
Merci Gigathlon, je savais que ça te plairait
 
Cela a-t-il un rapport avec le LDT des Athlons actuels
=> http://www.amd.com/fr-fr/Corporate [...] 79,00.html

EDIT : référence => http://www.hardware.fr/news/imprimer/544/
Mais avec le SouthBridge
Liaison avec l'autre processeur (en config V8)
Po copris

Je pense qu'il faut lire Northbridge (controleur mémoire intégré + cache L3 partagent le même domaine d'horloge je crois) et non Southbridge.

Nanan, Northbridge intégré déjà sur A64 !
En clair en quoi une liaison avec un SouthBridge peut influer sur la latence du cache L3 ?!

Je vais essayer de répéter plus lentement  
Ils se sont gourrés, c'est une type, ce n'est pas Southbridge comme écrit dans l'article, mais Northbridge.
 
Contrairement à l'A64 classique, il me semble qu'il y a deux domaines d'horloges différents sur le Barcelona :
- Cores + L1 + L2
- Northbridge (controleur mem + xbar) + L3
Si la fréquence du groupe NB + L3 augmente, la latence du L3 vue par les cores peut diminuer.

J'avé coprite le 'bug typo' !
Seulement je n'y crois pas, c'tout

 
Simple: ils se sont plantés  
 
Le L3 est partie intégrante du Northbridge (contrôleur mémoire), dont la fréquence peut diminuer fortement voire être nulle sur AM2+/F+.
 
En tout cas il est relativement rapide à 38 cycles, c'est déjà ça (à voir si c'est un maxi ou un maxi sans cette fonction, si c'est un maxi c'est excellent).

Latence

Fréquence basse = latence haute.
 
Si le CPU est à 2GHz, le contrôleur mémoire à 2GHz, l'accès sera minimal.
Si le CPU est à 2GHz et le contrôleur mémoire à 500MHz, l'accès sera au minimum plus lent de 2.5 cycles (1 à 4), représentant le temps nécessaire pour transmettre l'instruction de se réveiller.

le chipset du futur quad amd va etre lequel ? et ddr2 ou ddr 3 ? merci

C'est pas le chipset qui gère la RAM mais le CPU. Le futur quad AMD gérant la DDR2...

DDR2 + DDR3 d' après ce que j' avais lu , un peu comme le P35 d' intel .

Non seuls les modèles AM3 (ceux d'après qui sortiront en 45nm) pourront gérer la DDR3... et la DDR2 par la même occasion.
Mais les CPU AM2/AM2+ ne gèrent que la DDR2.

 
et les mobos amd+ sont prevues pour quand ?

AM2+ tu veux dire ? Il y en a déjà, non ?
De toute façon, il n'y a pas énormément de changements, c'est juste une petite évolution. Ca gère la DDR2 et acceptent ni + ni - de CPU qu'une mobo AM2.