Forum |  HardWare.fr | News | Articles | PC | S'identifier | S'inscrire | Shop Recherche
2337 connectés 

  FORUM HardWare.fr
  Programmation
  Divers

  [VHDL] entrée et sortie en meme temps

 



 Mot :   Pseudo :  
 
Bas de page
Auteur Sujet :

[VHDL] entrée et sortie en meme temps

n°1263978
brixi69
Posté le 11-12-2005 à 15:23:06  profilanswer
 

Bonjour ! Voici mon problème. Je débute en vhdl. J'ai un bête bloc à réaliser et je m'en sors pas. Ca m'aiderait vraiment que qqun d'habitué m'indique ou est mon erreur.
 
Le bloc est le suivant : Il y a  
un port de 8bits bidirectionnel.  
Un chip select, un read et un write tous les 3 actifs bas.  
Un port 7bits + 1 pin  de sortie.
 
Un read lit les sorties et les recopie sur le port bidirectionnel.
Un write lit le port bidirectionnel et le recopie sur les sorties.
 
Ca parait nul mais ca m'en pose des problemes je vous jure.
Voici le code :
------------
 
LIBRARY ieee;
USE ieee.std_logic_1164.all;
use IEEE.STD_LOGIC_ARITH.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
 
 
 
-------------------------
 
ENTITY comp IS
 PORT
 (
  CS : IN STD_LOGIC;
  WR : IN STD_LOGIC;
  RD : IN STD_LOGIC;
  D : INOUT STD_LOGIC_VECTOR(7 downto 0);
  scmpr : BUFFER STD_LOGIC_VECTOR(6 downto 0);
  sens : BUFFER STD_LOGIC
 );
END comp;
 
 
----------------------------
 
ARCHITECTURE comp_architecture OF comp IS
BEGIN
 PROCESS(CS,WR,RD)
 BEGIN
  --SI LE CHIP SELECT EST ACTIF--
  IF(CS = '0') THEN
   IF(WR = '0') THEN --PRIORITE D'ECRITURE--
    scmpr <= D(6 downto 0);
    sens <= D(7);
   
   ELSIF(RD = '0') THEN  --LECTURE SI PAS D'ECRITURE ?--
    D(6 downto 0) <= scmpr;  
    D(7) <= sens;
       
   END IF;
     
  END IF;
 
 END PROCESS;
END comp_architecture;
 
--------------------------
 
Pas d'erreurs à la compil mais bcp de warnings qui me parlent de loop combinatoires
La simulation ne marche pas.
 
Voilà bcp de blabla pour un si petit bazar. On sait jamais si qqun à le temps de jeter un oeil rapide !!
 
Un grand merci d'avance !!!
 
@@@

mood
Publicité
Posté le 11-12-2005 à 15:23:06  profilanswer
 


Aller à :
Ajouter une réponse
  FORUM HardWare.fr
  Programmation
  Divers

  [VHDL] entrée et sortie en meme temps

 

Sujets relatifs
Allocation en deux temps d'un vector<vector<float>>Avoir php4 et php5 en meme temps
[java] Tracer un rectangle en temps réelUtilisation JProgressBar & temps de traitement incconu
[java] Agrandir le contenu d'une tab en même temps que la tabRéplication mysql "déportée" (pas en temps réel)
Reduire le temps de compression avec gzipComment lancer un programme à un temps donnée
[VHDL] Compréhension d'un codeOuvrir une page et jouer un son en même temps
Plus de sujets relatifs à : [VHDL] entrée et sortie en meme temps


Copyright © 1997-2018 Hardware.fr SARL (Signaler un contenu illicite / Données personnelles) / Groupe LDLC / Shop HFR