Reprise du message précédent :

 
Il apporte quoi ce compilateur? et en quoi il est impressionnant?  

yoyo3d a écrit a écrit :     Il apporte quoi ce compilateur? et en quoi il est impressionnant?

 
il est sensé "vectoriser" le code, cad utiliser les instruction SSE/SSE2 en natif. Avec plus ou moins de succès au final.
 
Sur x86, les compilo intel sont quasiment la référence (même sur Athlon!).

2 choses,
 
pour ceux qui veulent tester leur connaisances en microprocesseur voila un petit QCM avec classement SVP  
 
http://www.onversity.com/cgi-bin/p [...] it$e9s$2d1
 
 
La nouvelle version dispose d'algo mathmématique permettant l'automatisation de la vectorisation d'un prog. Pas seulement les instruction de calcul courante, mais même les compteurs d'adresse dans une boucle peuvent être vectorisé.  
 
On connaissait quelque truc pour automatiser cette vectorisation mais en générale il fallait passer a la programmation manuelle pour le rendre efficace, avec cette nouvelle version il suffit de recompiler pour tirer pleinement (enfin presque) partie du SSE2 donc du P4.
 
oui MC la version 5 est sortie, merci

[edtdd]--Message édité par Barbarella--[/edtdd]

là ça devient intéressant!
C'est vraiment dommage qu'AMD n'ait pas fait pareil pour 3dnow, et dès la sortie du k6-2.
Enfin si le palomino peut profiter du SSE compilé par le compilo intel, ça sera déjà un progrès.
Parce que 3dnow à mon avis n'a jamais été correctement utilisé.

Barbarella a écrit a écrit : 2 choses,   pour ceux qui veulent tester leur connaisances en microprocesseur voila un petit QCM avec classement SVP     http://www.onversity.com/cgi-bin/p [...] it$e9s$2d1     La nouvelle version dispose d'algo mathmématique permettant l'automatisation de la vectorisation d'un prog. Pas seulement les instruction de calcul courante, mais même les compteurs d'adresse dans une boucle peuvent être vectorisé.     On connaissait quelque truc pour automatiser cette vectorisation mais en générale il fallait passer a la programmation manuelle pour le rendre efficace, avec cette nouvelle version il suffit de recompiler pour tirer pleinement (enfin presque) partie du SSE2 donc du P4.   oui MC la version 5 est sortie, merci

 
hyper interessant ce site... surtout l'article sur le prochain p4 avec 512Ko de L2 :
 
En quoi serait-ce évident que le nouveau Pentium 4 ait 512 Ko de mémoire cache L2 ? A cause des temps d'accès de la RAMBUS. Vous ne suivez pas ? Ok, je fais une explication de texte.
 
La bête noire des mémoires ayant un grand temps d'accès comme la RAMBUS (grand comparé à une DDR-SDRAM - CAS 2), ce sont les données dispersées. Or celles-ci ne représentent qu'une petite partie des données utilisées dans les programmes et plus particulièrement les programmes modernes orientés multimédia. En augmentant la taille du cache, on s'assure essentiellement qu'une plus grande partie de ces données dispersées seront dans le cache L2 et donc la mémoire RAMBUS sera moins sollicitée pour des accès à des donnnées dispersées, cachant ainsi sa faiblesse.  
 
Oui, mais que se passe-t-il lorsque le microprocesseur utilise de grands tableaux de données ou des images, et qu'il remplit le cache L2 ? La question est erronnée car l'organisation (segmentée) des mémoires caches ne permet pas le remplacement brusque d'une grande quantité de ces données. Donc, avec 512 Ko de mémoire cache, le Pentium 4 est assuré de disposer de la grande majorité des données dispersées dont il a besoin. A cela j'ajoute, après pure hypothèse, que le prefetching sera plus performant, mais bon, j'attends les premiers tests pour pouvoir vous expliquer pourquoi en espérant que je ne me trompe pas.
 
Concernant le Pentium 4 Northwood et la mémoire PC133, je ne pense pas que le gain sera aussi impressionnant, en tout cas ne bénéficiera pas à toutes les applications. Mais on peut d'ors et déjà estimer qu'un Pentium 4 512 ko de cache L2 à 2 GHz avec mémoire PC133 sera aussi ou plus performant qu'un Tualatin 1,5 GHz avec mémoire PC133, et ce dans tous les domaines.
 
Quant au Palomino d'AMD, eh bien il a du souci à se faire. AMD devra obligatoirement faire la même chose et passer son Palomino en 512 Ko de cache L2. Pour se faire, ils devront attendre de disposer d'un processeur de fabrication de 0,13 micron. Or, comme celui-ci ne semble pas être disponible avant 2002, le Pentium 4 Northwood aura la belle vie pendant quelques mois. Mais l'augmentation de la taille du cache L2 pour le Palomino risque de ne pas être suffisant, car l'augmentation de performance que permet un cache L2 plus grand est d'autant plus importante que le cache est rapide. Or le cache L2 du Pentium 4 est 2 fois plus rapide que celui du Palomino...

 
bref, vivement décembre....

AreS? je suis de retour 58mn.
quand je te dis que tu te drogue, j'en ai rien à foutre et pour tout te dire c'est une boutade (tu entraves?). c'est rapport à ta sortie flamboyante sur "tout les jeux sont optimisés SSE2" (j'exagére à peine): j'ai failli me pisser dessus en lisant ça
 
pour la nouvelle technique d'intel: et non c'est pas un 486'like. pas 2 CPU en un mais un "émulateur". intéressant quand même. voyons ce que ça donnera...dans un an au minimum...

Ben tu vois Mathieu c'est au moment ou tu t'en vas que çà devient intéressant. Plus de polémiques et pleins de news intéressantes.
Dites moi Mc, Barbarella, Eowin, est ce que vous pensez que le Northwood va incorporer d'autres améliorations ou est ce que Intel va se contenter d'agrandir le cache?

Y'a aussi l'histoire de la cache line du P4, bcp plus grande que celle du PIII/Athlon, ce qui bouffe énormément de BP bus...

 
Difficile a dire comme ca, et de toute facon même si je le savais je pourrais pas te le dire

du point de vue architecture le seul point un peu faible est a mon avis la partie liée a la prédiction de branchement. AMD pense utiliser un système multi-algo pour son Hammer. Bah faut voir.
 
Sinon evidement si on mesure l'importance du compilateur pour le P4 une évolution de celui-ci peut se traduire encore par un gain de 5% a 10% dans les vitesses d'execution des progs.  
 
 
MC : tu bosses pour Intel ?

c'est vrai que la prédiction de branchements a été revue à la baisse depuis le K6, car c'est ce qui posait le + de problèmes pour monter en fréquence.
Donc il faut espérer qu'ils von réussir à refaire aussi bien voire mieux (comme le P4 d'après intel) sans pour autant avoir un pipeline aussi monstrueux que le P4.
Le mieux serait de passer enfin à un jeu d'instructions RISC histoire de pouvoir diminuer le nombre de pipelines, vu qu'il restera toujours plein de branchements imprévisibles.

[edtdd]--Message édité par wave--[/edtdd]

 
Oui, mais pas dans les procs (télécom). Et pas besoin de me poser des questions sur ce qui se fait chez nous, j'en sais souvent pas plus que vous

faut que j'y aille mon yoyo. mais reconnais que c'est pas grâce à toi que le débat est remonté..
@+ chers tous

mahieu a écrit a écrit : faut que j'y aille mon yoyo. mais reconnais que c'est pas grâce à toi que le débat est remonté.. @+ chers tous

 
Parceque c'est grâce à toi peut être?  

bubub a écrit a écrit : les benchs de quake 3 sont en 640/480! vous croyez qu'on joue dans cette resolution avec de telle config? quand on passe en 1024 les resultats sont identique       no comments

 
Que faut t'il pas lire de nos jours...
Si les bench sont en 640 par 480, c'est pour ne pas etre limiter par le carte graphique.
Se sont des bench de CPU que tu interpretes comme des bench de carte graphique
C'est normale que en 1024 tout a fond tout les proc offent un fps identiques c'est la carte graphiques qui pourais limiter
Tu as raison no comments...
 
Désoler pour cette parenthese, pour une fois que la gué-guerre AMD/INTEL ce transforme en debats technique ca fait du bien.

[edtdd]--Message édité par KORNICS--[/edtdd]

mahieu a écrit a écrit : AreS? je suis de retour 58mn. quand je te dis que tu te drogue, j'en ai rien à foutre et pour tout te dire c'est une boutade (tu entraves?). c'est rapport à ta sortie flamboyante sur "tout les jeux sont optimisés SSE2" (j'exagére à peine): j'ai failli me pisser dessus en lisant ça   pour la nouvelle technique d'intel: et non c'est pas un 486'like. pas 2 CPU en un mais un "émulateur". intéressant quand même. voyons ce que ça donnera...dans un an au minimum...

 
 
bon au risque de poluer le debat ki devient enfin interressant je me repettte afin dexpliquer a mahieu que les jeux recent ( ceux ki sortent en ce moment et ceux qui vont sortir ) vont et sont a mon avis optimise sse2 - et kan on compare a Q3 c pas pour rien... regarde un peu le nombre de jeux ki utilisent son moteur...

A 3.5 vos disk dure vous aller les avoir dans les dents tellement cé rapide.

>yoy3D: comment veux-tu que j'élève le débat si je suis toujours obligé de te remettre les idées en place?
 
>areS: désolé mon petit gars mais si c'est ce que tu pensais tu t'exprimes très mal: tu as dit que les jeux ACTUELS étaient optimisés SSE2. et je ne suis pas le seul à t'en avoir fait la remarque.
quant à savoir si les jeux futurs utiliseront tous le SSE2, je crois que tu t'avances un peu vite: combien de jeux actuels utilisent seulemnt le jeu d'instructions SSE1? très peu pour autant que je sâche. alors d'ici que le SSE2 entre dans la danse...

 
Les instructions SSE2 commencent à être de + en + utilisées non ?
 
Mais bon

 
depuis 1an 1/2, HEUREUSEMENT !