Reprise du message précédent :
 
C'est clair, c'est penible, mais plus ca va, moins je reponds a ce genre de type, tanpis si les newbies qui veulent apprendrent apprenent des choses fauses, marre de se faire insulté, engueuler parce que certains croient detenir la veritée et ne veulent rien entendre d'autre.

spa clair pour moi, justement
 
d'un côté on a une frequence pour la RAM
de l'autre, une frequence pour le CPU
 
et entre les 2, le controleur, qui lui fonctionne à la frequence du CPU avec de la RAM à une autre frequence ?

C'est juste lui qui impose la RAM de tourner à telle fréquence, c'est tout
La RAM à un role passif, elle ne décide de rien du tout (ou presque).

 
Dessine moi un nouveau bios DFI nf4  

ah ok, c'est direct le CPU qui fait tourner la RAM comme il l'entend
 
je pensais que c'etait la mobo, masi c'est vrai, je ne me suis encore pas fait à l'idée que le controleur memoire qui est dans le CPU et plus sur la mobo
 
Donc le BIOS qui regle la frequence de la RAM intervient directement sur le CPU, totu est clair
c'est donc un diviseur interne au CPU qui regle la frequence, d'où le peu de perte en desynchro?

quent, je veux pas faire mon chieur mais tu devrais baisser d'un ton
des conneries, t'en as sorti et des pas gratinées qui plus est  
et enculer les mouches (ouais, sur A64 ya pas de desynchro, on change le diviseur blahblah -> en gros, freq ram et HTT différentes donc "desynchro", apres, le reste, rab), ça apporte rien
stop la 1337 attitude

 
t'essaies surtout d'etre insultant... c'est pas une nouveauté. pour le reste, je te renvoie a google, tu trouveras rapidement une page ou il est effectivement expliqué qu'on peut resumer le rapport de la frequence processeur a la frequence ram par un seul et unique coeficient. maintenant, je ne t'empeche pas de me donner un lien qui aille au dela de la simple affirmation que tu me fais et qui est que la frequence memoire n'est determiné que par un coeficient ... une page qui explique le fonctionnement exact du controlleur memoire de l'A64 par exemple
 
j'dis ca surtout du fait qu'en changeant simplement le bios de ma mobo, je trouve de nouveau coef de desynchro (250 par exemple) qui techniquement, n'ont rien a faire la puisque la norme PC4000 n'est pas officielle et que je ne suis pas certain que AMD ait decidé d'integré le coef necessaire a son controlleur memoire ... si tu es sur de ton information, donne m'en la source, ca m'interresse, en d'autre termes ce sera plus constructif que de me bouffer le nez car j'ai le malheur de ne pas dire pareil que toi

si dans ton futur emploi de technicien info tu parles comme quent aux client, je peux affirmer sans beaucoup me tromper que tu feras pas de vieux os dans la profession
et oublié d'ou on vient et les anneries qu'on a pu dire, c'est pire que tous si la personne en face a un peu de mémoire

 
Je me rappelle pas avoir affirmé des trucs faux récamment    
 
Si ca apporte un truc : ca n'a aucune influence sur les perfs, c'est la seule manière de l'expliquer. Si t'en a une autre plus simple, je veux bien.
 
Je vois pas bien ce que ca a voir avec la 1337 attitude, enfin c'est peut-êre hype, je sais pas.

récemment
 
 

ecoute, moi, je fais juste une remarque, c'est pas un topic reglement de compte...
apres, si tu veux des exemples....

 
Je vois pas bien ce que ca a voir avec sa profession.
 
Max machin affirme une chose totalement fausse et en veut pas reconnaitre qu'elle l'est.
 
On y peut rien nous.

 
Bah oui, j'en veux bien.. MSN...

 
Max Machin donne son avis et n'a jamais été opposé a reconnaitre qu'il s'est gourré a partir du moment ou on lui fourni des preuves autre que "t'es trop idiot dans ta tete toi, j'te dis qu't'a toufô" ... donnes moi tes sources, un lien, quelquechose. qui plus est, quand je parle de performance, je suis d'accord avec toi. apres, je pense que la synchro apporte quelquechose, et ce n'est pas en t'enervant tout seul que tu me persuadera du contraire ... mais bien en me donnant un lien qui m'apporte une information objective

 
Dans l'absolu elle l'est pas, si tu prend à timings identiques
 
Dans le cas contraire ça dépend énormément de l'application et de la PC4800 2.5/4/4/7 sera globalement à peine plus performante que de la PC3200 2/2/2/5.
 
Déjà que de base les timings ont une influence faible, la fréquence c'est encore pire  

 
Et ca c'est vrai ?? !!!  

 
quote ce que j'ai ecrit completement stp ... mieux, lit le completement et evite systemetiquement de maniere agressive... ca ne donne pas vraiment envie de te lire

 
J'ai plus rien sous la main, ca fait un moment que j'avais étudie l'architecture A64, désolé..
 
J'ai ca :
 
http://img406.imageshack.us/my.php?image=demo110ir.jpg
 
http://img106.imageshack.us/my.php?image=demo128nx.jpg
 
( A l'erreur expérimentale près et aux 2Mhz de plus en syncro )

 
Hors A64, oui

 
Change rien, elle est inexistante. ( C'est scientifique, c'est pas du au hazard, j'y peux rien moi )
 

 
Et tu sais quoi ? On est sur le topic A64  

 
ce que j'y voit c'est que, meme si c'est de facon tres tres minime, la synchro est devant. apres, et c'est ce que je disais, je suis d'accord sur le fait que la synchro n'impacte quasiment pas sur les performances globales, et ca, tes screens le montrent bien, pas de probleme.  
 
apres, au niveau de l'architecture de l'A64, si tu la etudié, ca doit pas faire si longtemps que ca(maxi 2ans a priori ), tu dois bien avoir un schema du controlleur memoire qui permetterait d'etayer tes affirmation sur l'utilisation directe d'un coeficient global ou sur l'utilisation, comme je suppute dans mon premier post sur ce debat, d'un ensemble de 3 multiplicateurs (ou diviseur) pour arriver au final a ce coeficient global. ce qui, soit dit en passant n'est pas vraiment identique puisque dans le premier cas, on a 1 seule et meme etape pour passer de FSB a freqProc et dans le second, 3 etapes ... bref, c'est la dessus que j'attends une information ...

Mince, je me croyais sur le topic des Socket 7
 
Enfin pour A64 doit quand même y avoir une influence non pas au niveau cpu pur mais au niveau du lien hypertransport qui aura pour ainsi dire à coup sûr une latence supérieure, bref, hormis pour des opty 2xx et 8xx c'est totalement négligeable.

 
Nan mais elle est pas minime elle est en théorie NULLE et c'est confirmé par la pratiquement ( ON NEGLIGE LES ERREURS EXPERIMENTALES ).
 
Pour le schéma, j'en ai pas, désolé, ptet que Fouge aura ca.

 
Avec toi pas besoin d'enculer les mouches puisque tu sais déjà. Mais visiblement max n'a rien compris.
 

 
AMD l'a intégré avec les cores Venice et suivants. ça a été newsé un peu partout sur le net à l'époque.

 
Et DFI avec les bios 623 me semble-t-il

 
ben j'espere qu'on verra le schema un jour ...  
 

 
Max a surtout compris que ca fait 2 fois qu'il s'exprime sur ce topic et ca fait deux fois qu'il se fait agresser par la meme personne il commence un tout petit peu a en avoir raz le bol d'ailleur ... d'ailleurs, il me semble l'avoir deja vu ecrire qu'il n'etait pas un clebard et qu'on pouvais lui parler poliment

Non t'avais pas compris .

 
C'est pas faute de le répéter en tout cas...
 
CPU = base x coeff cpu
HTT = base x coeff htt
RAM = cpu / diviseur => tous les X cycles, on peut envoyer une commande, et/ou lire le résultat d'une commande.
 
POINT.
 
Le seul point que personne n'a abordé dans le détail est si oui ou non le lien hypertransport est affecté d'une latence supplémentaire dans le cas où on desynchro, dans tous les cas ça ne pourrait affecter que les transferts RAM/PCI-E ou RAM1/CPU2-RAM2/CPU1, du coup ça se comprend, vu qu'on va rarement prendre de la RAM "d'occase" pour mettre dans une machine multi-cpu.

 
j'n'avais pas compris quoi ?  
 
sinon, au passage : dossier sur l'archi A64 : http://arstechnica.com/articles/pa [...] er-1.ars/9  
 
pour ma part, ce que j'y vois, c'est que le controleur memoire est integréau proco, rien de nouveau, par contre, et la je me fie au schema, il semble qu'il soit bien en charge de gerer la synchronisation memoire de la meme maniere que le controlleur qui serait integré a un northbridge "traditionnel" , l'etage "XBAR" etant a priori en charge de gerer les coef multiplicateur de l'hypertransport et du FSB. Perso, je ne vois pas comment pourrait etre geré un seul et unique coeficient diviseur de la frequence proc' vers la frequence memoire a priori, ca semble plus etre ce que je disais au depart, une archiclassique, ou le controlleur memoire se charge d'ajouter un coef diviseur.. maintenant, le fait que ca n'impacte ou pas sur les performance ... dans la mesure ou c'est infime, on s'en fout de toute facon

Pour OC sur A64, 2 articles :
http://www.matbe.com/articles/lire [...] /page1.php
http://www.ocbase.com/affichearticle_98.html
 
Pour faire simple sur A64, il y a une "fréquence de référence" (appelée abusivement FSB) mais rien ne tournera à cette fréquence de référence !
fCPU = fRef * coef_CPU
fRAM = fCPU / coef_RAM avec coef_RAM = ceil(coef_CPU/coef_div_RAM)
fHTT = fRef * coef_HTT
 
rq: lorsque coef_div_RAM=1 on dit que la RAM est "synchro" (appelation abusive) et l'on obtient RAM = Fref. Mais ça n'a aucune conséquence à part simplifier les calculs

 
le point sur lequel je pinaille, c'est le fait que le diviseur en question dont on me rabas les oreilles depuis tout a l'heure n'est apparement, d'apres lien posté precedement, qu'une resultante du coef proco et du coef de desynchro appliqué ... apres, il est vrai que c'est plus pratique d'utiliser cette equivalence  
 
alors, a priori, toujours d'apres la page cité, il semble que cpu1 aie possibilité de communiquer avec le controlleur ram de cpu2 via HT. comme la desynchro est manifestment appliqué au niveau des controlleur ram, il me semble fort improbable que celui ci soit affecté en quelque sorte par une eventuelle desynchro. a priori, seule sa frequence compte (qui elle, est donnée par le coef HTT)

 
en gros, cette frequence de reference est une facilité de calcul determinée par le coef cpu et sa frequence puis utilisée pour simplifier les calcul des differentes autres freq.
 pour le reste, je reposte : http://arstechnica.com/articles/pa [...] er-1.ars/9 .

 
Ca en a forcément une, vu que rien n'est mis en attente lors d'un transfert en provenance ou à destination du lien htt quand elles sont égales, autrement dit le même phénomène que pour la desynchro sur un P4, mais pas pour l'accès d'un cpu à sa propre ram.

Dans tous les cas, le bus HTT ne tourne pas à la meme vitesse que la RAM. Donc yaura toujours une "mise en attente". Non ?
Sauf dans le cas ou coef_div_RAM=1 et coef_HTT=1, là on aura fRAM=fHTT=fRef, donc tout bien "synchro" mais bon...

bon au final, le coef diviseur global que l'on a tenté de m'expliquer en m'agressant a moitié, ce n'est donc bien qu'une invention calculatoire pour se simplifier la vie en OC et en rien un coeficient avec une quelquonque existance physique, non ?

Il existe réellement mais il est calculé à l'aide d'autres coefs. Et ce n'est pas une pure invention créée par l'homme pour nous aider à comprendre.

Il a une existence théorique, mais pratiquement je sais pas si AMD a implémenté une fonction ceil(machin/bidule) pour si peu... (ça reviendrait à faire une micro-fpu spécialisée dans la division et l'arrondi rien que pour un paramètre d'initialisation... )
 
Doit y avoir une fonction entière qui permet de le faire.

ce soir si tu veux
là, taf pawa