Reprise du message précédent :
Qqun connaît EPYC et plus particulièrement les fonctionnalités de cryptage de la mémoire ?

Y'aurait un document relativement lisible qui parlerait/expliquerait tout ça ?

Il s'est passé qqchose avec AMD ces dernières 24h ?

Comme Pacman, ils ont vu un fantôme.

Sur tous leurs procs ?
J'avais vu passer pour la gamme des AMD Pro, mais il semblait que les autres avaient pas été testées, encore ...
 
Ça a été testé sur le reste de leurs gammes ?

 
http://developer.amd.com/wordpress [...] Public.pdf

Je viens de lire ça concernant SEV

Mais ... euh ...    

Effectivement my bad!  Je voulais réagir a propos de la discussion sur les DRM et j’ai un peu surreagi en incluant TPM et les cryptoprocessors dans le meme sac.
 
Ce que j’avais en tete est la tendance a migrer le support DRM dans le TEE (Trusted Execution Environment) qui pour la majeur partie utilise ARM TrustZone mais peut également exister dans un processeur dédié (voir AMD’s Secure Processor, Apple’s Secure Enclave Processor).
Du coup le stream de data arrive encrypte dans le TEE. Le TEE décrypte les frames, et dans le cas ou il y a un secure display controller, l’image ne se retrouve jamais dans le non-trusted world.
Du coup, si c’est correctement implémenter, ca ne devrait pas être sujet a Spectre.

Certains seraient épargnés, j’ai pas retenu les noms.

 
Seul les applications signées et encryptées peuvent être exécutées sur l'AMD's secure processor (Trusted Execution Environment).
Tant que la clé n’est pas été leakée (cle privée non présente sur la plate-forme mais garde secrètement chez AMD ou le fournisseur du TEE), si c’est correctement implémenté aucun code malveillant devrait pouvoir tourner sur ce processeur (note: il existe des bugs autour de mauvaise implementation de TEE).
 
De tout façon, le ARM Cortex-A5 est in-order donc pas assujetti a Spectre.

 
 
mais de quoi vous parlez ? spectre touche tous les cpu out-of-order   (on parle bien de fantôme là, pas de meltdown)

 
Tu connais beaucoup d'intégrateurs (archi sys) ou de concepteur de CPU qui mettent 2gig de ram spécifiquement dédiée au TPM/TEE ? Moi non, c'est la ram centrale qui est utilisée, et si la ram centrale est utilisée, pour questions d'atomicité, le CPU sait par qui et pourquoi : elle est donc lisible par lui, vue que ton module sécu est en mode host.
Pour que ça soit valide ton raisonnement, il faudrait que ça soit le CPU l'host. Par design tu as bien les infos disponible en clair dans la ram ou le cache. Soit avant l'encode, soit après le decode.

Je viens enfin de terminer la lecture du papier sur Spectre
 
Et effectivement la variante qui utilise les défauts de prédiction de branchement fonctionne sur la plupart des procs, y compris Ryzen

Je viens de voir la doc ARM sur le coeur Cortex-A5, et il fait bien de la prédiction de branchement, il est donc pas in-order
 
http://infocenter.arm.com/help/top [...] FAIFH.html

aucun rapport, le cortex-a5 est in-oder single issue, la dynamic branch prediction n'est que pour le front-end (pre-fetch, fetch, decode), par pour l'execution, aucune instruction n'est exécutée de façon spéculative, donc il ne peut-être impactée par spectre.

le power6 par contre est potentiellement impacté par spectre car même s'il est in-order, il fait de l'execution speculative (technique connue sous le nom de run-ahead execution)

La prédiction, comment il la réalise, concrètement ?

Le problème n'est pas la prédiction, mais le fait de maintenir la concomitance des caches pendant l'exécution des données.
 
Edit : donc un CPU qui préserve l'atomicité des données dans ses caches par design, sera touché par spectre (c'est assez clair que c'est le fait d'avoir deux dataset, un en prédiction et un plus lent sans prédiction, le différentiel de temps calculé permet de définir la structure mémoire et donc quoi lire)

grossièrement en fonction de l'historique, c'est une sorte de cache des résultats précédent. Mais sur un processeur moderne c'est très évolué comme technique, ça utilise même des mini réseaux de neurone sur les derniers.
 
il y a deux type de prédiction de branchement: prédire où on va sauter et sur les sauts conditionnel prédire si oui ou non on va sauter

Effectivement, j'ai vu "256 entry branch pattern history table" dans le PFU
Je pensais que c'était plus évolué

Les deux, dans le cas de Spectre, mon capitaine

On déclenche une prédiction de branchement pour pouvoir déclencher des accès mémoire qui ne devraient pas être autorisé,
et on joue sur la concomitance des caches pour deviner la valeur qu'on cherche à lire en mémoire de ce que j'ai lu dans le papier sur spectre

le cortex-a5 est le plus simple et le plus petit des cortex-A, il a donc une branch prediction simple et peu coûteuse, il faut aussi que la prédiction de branchement soit aussi rapide, qu'elle tienne la fréquence de fonctionnement, donc dans les cpu avancés il y a deux (voire trois) niveaux de prédiction: une rapide mais peu précise puis une plus lente mais précise qui corrige la première avec un peu de retard si nécessaire.

Se qui m'étonne le plus, c'est l'incompétence crasse des dev' "haut niveau". L'informatique moderne a vraiment trop éloigné les gens du hardware. L'autre type, sur l'autre topic qui comprend pas que le soucis vient absolument pas de l'OS et qu'un antivirus pourra rien faire, il vend du rêve.

Y'en a qui suivent, c'est bien

Le pire, c'est qu'il a bien repéré les bons éléments, ceux qui posent problème, mais il est incapable d'en tirer des conclusions
 
Ou alors il pipote et fait du copier coller bête et méchant
 
 
En tout cas, on va rester longtemps avec le cul dans les ronces, avec cette histoire

Tu bosses dans quoi, toi déjà ?    
 
C'est pour mes fiches  

Ouais enfin si t'es pas capable de faire la différence entre userland, kernel et hardware... t'as un problème haut niveau ou pas.

 
En informatique moderne, faudrait surtout comprendre qu'il y a deux kernel qui tournent : un CPU et un OS. Et je te parle même pas des kernels des FPGA, des puces style nuvoton, et les ME ou autres cartes de management OOB.
Mes cartes Xilinx et Cavium, elles tournent pas par l'opération du saint esprit !

Sans aller jusque là dans le niveau de compréhension, il faudrait comprendre que l'OS n'est pas tout puissant et n'a pas un contrôle total sur tout, et qu'il est tributaire de ce qui se passe dans le/les microprocesseurs par exemple

 
Il l'a déjà été ? Question limite sérieuse.  

Dans la tête de certains, oui  

Ca flood un peu trop ici, faudrait fermer  

La joie d'expliquer le détail des failles au management...    

J'ai cru un instant que j'étais en train de devenir aveugle.

Tu es dans la Matrice.

Vu qu'on va ressortir les 486, autant se souvenir des films de l'époque

C'est étonnant de voir combien le colossal château de sable/silicium a des pieds d'argile