Reprise du message précédent :

Le surcout serait limité. Quand tu vois que le MSRP d'un 5900X est a peine supérieur à celui des 5800X tu vois bien que c'est pas le cout du mm² qui impose le tarif.
 
Zen 3 est déjà plus cher à SKU équivalent que Zen 2 pourtant avec le même process. Donc AMD a augmenté sa marge avec Zen 3. On peut imaginer qu'ils compensent aussi un peu le surcout en rognant un poil sur cette marge en espérant avoir le marcher Gaming quasi à 100% vs Intel.

Pourtant ce n'est que du high end qui va être produit en fin d'année et c'est le segment qu'ils ont dit vouloir viser.

y'aura un petit autographe de Lisa Su avec ?

Ca se trouve ça sera que sur les TR...
 
Après ça va être difficile à vendre si c'est trop cher/trop HDG et que ça ne boost que les perfs Gaming, pour lesquels déjà un Ryzen 5600X d'aujourd'hui suffit à avoir >90% des perfs d'un 5950X...

 
Fallait déjà que la technologie soit prête pour une production de masse, ce qui devait pas être le cas à la sortie de Zen 3.  
Après si le gain de performance est là tant que ça sert Q1 2022 ça va, car bon une la plateforme en fin de vie et ram en fin de course, c'est pas forcément un repoussoir en fonction de combien de temps on garde sa configuration ... si on ne change rien pendant 4/5 ans c'est pas forcément un problème.

Cette memoire empilée par dessus le CPU  , ça ne risque t' il pas de limiter un peu plus la diffusion , evacuation de chaleur ?
Bon coup marketing + test avant la gen suivante ...

 
Pas d'après AMD :
 
As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.
 
A voir dans les faits (comme pour le reste  ).

Ok merci pour l' info
si c' est sur le ccx c' est ok ...

J'allais dire qu'AMD allait peut-être pousser le concept de chiplet encore plus loin et faire des die juste avec les cores+L1/L2 et des die que pour le cache L3. Parce que bon le L3 ca prends facile la moitier de la surface du die. Niveau rendement à la production ca serait le must de séparer les deux.

Néanmoins, l’empilement serait alors plus problématique pour la raison citée avant. Et les placer sur des chiplet à part, bein pas sur que le bus soit aussi rapide qu''empiler sur le core-die.
https://i.redd.it/pa9c5mu9y2y51.jpg

Vous avez vu le tarif du 5950X chez les Allemands ? Toujours en stock après plus de 6000 commandés à ce prix. On est vraiment post-pénurie là.

et pendant ce temps, après une semaine de "recherche" dans leur micro magasin, mon relais m'indique que le mien est bien "perdu" d'ici à ce que je le revoie, il aura sans doute changé de prix dans le commerce
Jamais eu ce genre d'expérience, désolé pour le HS mais vous savez combien de temps ça prend pour régler ce genre d'histoire avec Mondial relay ?  
Commandé chez RDC ...

Je sais pas mais perso., je ne fais appel qu'à une boîte nationale ...

 
Hello, Mondial relay, c'est serieux, après tout depend de la personne qui gere la reception, mais y'a des scan a l'envoi et scan a l'arrivé, si ton Proc est perdu pendant cette phase, c'est Mondial Relay, si il est perdu aprés le scan d'arrivé au relai, c'est la reponsabilité du gerant du relais!

 
Packaging plus petit, plus de ventirad fournit
La marge a bien grossit entre les zen2 ryzen 9 et les zen3 ryzen9
 
Et pas qu avec la hausse du prix

Perso je rigole car encore une fois quand j ai évoqué cette histoire de couche pour de la mémoire au niveau des die cpu on c est doutu de ma gueule
Et là j ai encore en face des poissons rouge avec une mémoire de 3secondes

 
La parti core cpu n'a va plus exploser pourquoi sur serveurs on multiplie les die core c'est principalement car des machines physique avec beaucoup de core porte plusieurs dizaine de VM donc machine virtuelle
 
Si le gpgpu va en progressant c est aussi pour se délier des archi x86/ arm / power (ibm)  bref favorisé la portabilité  
 
Bref le cache L3 vaut mieux qu il reste dans le die... c est ce qui permet que chaque core ai les mm info que son voisin dans un travaille parallelisé
Ça serait un non sens de le mettre hors du die et donc de facto augmenter la latence et réduire potentiellement le débit
Un cache ça sert pour lire mais aussi pour écrire
Ecrire est toujours plus long que lire
Plus le cache est proche mieux c est
 
Le cache dans rdna2 c est la mm dans l optique de l archi mcm déjà enclenché au niveau des ryzen

Non, ça n'a pas de rapport.

C'est effectivement moins performant, mais ça peut avoir du sens.

C'est beaucoup plus compliqué que ça et je pense même qu'en général, c'est l'inverse (du point de vue du CPU).

 
Ça a du sens, l'écriture peut être "fire & forget" du point de vue du CPU, car il peut continuer son traitement avant qu'elle soit terminée, alors que la lecture survient parce que le CPU en a besoin, et doit donc attendre qu'elle se termine pour continuer son traitement.

Ca dépends si le cache est write-through, write-back, si la hiérarchie de cache est inclusive ou exclusive.
 
Mais en théorie, c'est toujours plus long d'écrire que de lire.
 
Le stacking là sur le Zen 3 avec le cache, c'est pour faire un PoC en mass production. Ca se trouver TSMC à fait un deal avec AMD pour que ce soit réalisable sans qu'AMD en paie le surcout complet.
 
Mais en pratique, le plus interressant ça serait d'imaginer la puce en 3D pour avoir des zone froides et chaude les unes sur les autres.
Ou du cache au dessus des ALU par ex.
 
Et imaginer ça sur des marcher limité par la taille... Type GPU et surtout GPGPU.
 
Imaginer un GPU en TSMC 7nm tout son L1/L2/L$ stacké. On devrait sans trop de soucis récupérer dans les 50% de taille je pense.
 
Donc on pourrait avoir ~1,5x d'unité les unes sur les autres sur nos ~600mm² maxi qu'on arrive à sortir. Et là on peut direct imaginer - a TGP semblable - 20-25% de perfs en plus (bon okay a un coup de prod qui explose).
 
Mais sur le marché compute de NVIDIA par ex, où des TGP @ 400W ce n'est pas un souci, on peut imaginer des perfs en mode "no limit" quoi. Et c'est déjà des CPU a plusieurs milliers de $. Donc le surcout en prod n'est pas un soucis.

Peut-être, je ne sais pas de quelle théorie tu parles.
 
Donc en théorie, c'est toujours plus long d'écrire que de lire et en pratique c'est toujours plus long de lire que d'écrire  
 

A propos du V-Cache sur Zen 3, de Zen 4, etc. : https://youtu.be/16s1s0B3eog

 
tout à fait d'accord, je remets totalement en cause le point relais, qui m'a balladé plusieurs jours en mode "non mais on n'a pas le temps de vérifier", bonjour le sérieux
Bon cela dit, je vais tenter demain d'aller voir dans le point relais initialement sélectionné, des fois qu'il y aurait eu une erreur .... le colis a fait pas mal de voyages apparemment, le premier relais étant soit disant fermé (un magasin Auchan, tu parles )
Je croise les doigts, sinon j'ai peur du temps qu'il faudra pour le remboursement
 
edit : sinon j'annule et j'attends un 5950X-V

 
EDF en sueur, mais de bonnes perfs    
Les jaloux diront que c'est un bug  

Même 10 alim ne suffiraient pas

Arrête de miner avec le CPU

Un futur milliardaire donc   .

 
Ça dépend si tu compare des choux et des carottes
 
Sur le principe je dirais que le système à de plus grande quantité de données à lire que la quantité à ecrire
Donc ça peut te paraître plus long
Mais à moins que l electronique ai connu une révolution (car j en fait plus depuis 15ans donc je l affirmerais pas non plus)
À quantité de donnée égale pour moi écrire reste plus long
 
Chaque micro operation nécessite d ecrire une donnée indispensable nécessaire à la micro operation suivante donc faut bien l ecrire au plus vite et au plus proche pour pouvoir ensuite la lire
 
Enfin ... s entend dans un circuit électronique
Si on parle organique me semble que c est aussi rapide dans les 2 sens (ou du moins à l epoque ou je m interessais à ça c était limite sans commune mesure et t avait en labo des système de stockage organique en test)
 
Mais là on arrive plus dans le secteur medical
 
Après t as ptet raison je suis plus très au courant de ça
 
Ou alors tu compte dans le temps total le fait que pour lire une donnée faut bien qu elle soit d abord écrite qqpart
Mais alors ton point de vu serait faux
Car tu comparerais le temps d un WRITE au temps d un WRITE+READ et non d un simple READ

J'ai bien indiqué "en pratique" et la pratique dont je parle est celle qu'a mentionné @ZoZo2.
 
Les écritures sont en général du fire & forget du point de vue du process. Il n'a pas besoin d'attendre un résultat contrairement aux accès en lecture (c'est bien le but d'une lecture).
Donc en pratique, tu paies la latence au moment de la lecture. Ce n'est pas un hasard si on fait du prefetch pour tenter de "cacher" cette latence.
A ma connaissance, même en write-through ça ne change rien. L'objectif dans ce cas est de ne pas polluer le cache mais je ne pense pas que cela induise de latence supplémentaire au moment de l'écriture.
 
Je ne doute pas en revanche que dans certains cas ce soit l'écriture qui soit le facteur limitant.

C'est beaucoup plus compliqué que ça.
 
Si on se cantonne de parler du L1 admettons en lui-même, c'est vrai que lire/écrire est sans doute proche en perf.
Cependant pour une hiérarchie de cache L1/L2/L3, c'est beaucoup plus compliqué. Parce que tu vas obligatoirement attendre que t'as hiérarchie de cache soit synchronisée.
 
Et suivant si c'est inclusif/exclusif c'est pas le même impact.

Mon premier message sur le sujet était bien de dire que c'est beaucoup plus compliqué que ça.
 
Je dis bien en pratique, et... j'ai pas mal pratiqué  
 
[edit] d'ailleurs tu le dis toi même, "tu vas obligatoirement attendre que ta hiérarchie de cache soit synchronisée". Ca, tu le paie à la lecture.

on va envoyer un mail à Jim KELLER on sera fixé en 2mn

Ça vaut le coup de passer d'une 3600 à une 5600x?    
 
Le gain est marginal?
 
(1440p/165hz avec une 3060ti)

Je ne vois pas trop pourquoi je m'embêterais à regarder les reviews à ta place, tu sais lire, par contre si jamais tu n'avais pas vu le 5600X est justement dispo au MSRP sur le site AMD.

De mémoire c'est +20% environ en jeu, mais franchement avant de claquer 300€ prends 10 min pour aller voir quelques reviews...

 
j'avais pas encore vu cette vidéo , merci
du coup ,oui ca a du sens qu'AMD nous amène du "Ryzen Zen 3 with V-Cache Confirmed" , sorte de zen3+ en attendant zen 4 , qui n'est pas pour tout de suite visiblement ! (au mieux 2d semestre 2022 voir même fin 2022)
(faudra bien répliquer à Alder Lake en fin d'année/début 2022 )

 
 
AMD Chipset Drivers  2.17.25.506
 
 
https://www.amd.com/fr/support/chip [...] t-am4/x570
 
 

Sortir un drivers windows 10 si prêt de Windows (11)
 
Il devrait simplement l appeler "Windows OS" et fin de l histoire

 
puis miracle ils ont réglé les soucis d'install ... etc ^^

Ces Ryzen V-cahe vont être compatible X470 ?
 
Je dois me prendre le 5950X qui sera le plus puissant compatible avec ma CM mais si ils arrivent sous peu ça m'embête de ne pas avoir attendu 2 mois ou alors de reprendre a vil prix un 5950X de quelqu'un qui veut s'en débarrasser  

Tu perds rien à attendre, comme tu le dis au pire si c'est pas compatible y aura de bonnes occases ^^

ça sort quand ?