vhdl

Recherche :

Mot : Pseudo : Filtrer
Bas de page
Auteur	Sujet : vhdl

gege3869

bonjour,

le but de mon programme est de pouvoir créer différentes implusion. Je reçoit un mon Dutycycle de 8 bit qui est la base de mes impulsions. je voudrais savoir si je peux utiliser mes deux compteurs à la suite. Je veux utiliser un compteur pour la période et l'autre pour le temps d'impulsion. Je ne suis pas très doué en Vhdl et je ne sais pas si peux faire une programmation de ce type. merci pour votre aide

Code :

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity gege1 is
Port ( Clock : in STD_LOGIC;
Dutycycle : in STD_LOGIC_VECTOR (7 downto 0);
reset : in STD_LOGIC;
A : out STD_LOGIC;
B : out STD_LOGIC;
C : out STD_LOGIC;
D : out STD_LOGIC);
end gege1;
architecture Behavioral of gege1 is
signal tps_debut: std_logic_vector (9 downto 0) := (others => '0');
signal tps_cycle: std_logic_vector(8 downto 0) := (others => '0');
signal pulse: std_logic_vector(7 downto 0) := (others => '0');
--constant tps_mort: std_logic_vector (9 downto 0 ) := 1001000;
--constant tps_f2: std_logic_vector (9 downto 0) := 1110000;
Signal outa : std_logic := '0';
Signal outb : std_logic := '0';
Signal outc : std_logic := '0';
Signal outd : std_logic := '0';
begin
PWM: process (reset, Clock, pulse, tps_debut, tps_cycle)
begin
if (reset = '0') then
outa <= '0'; outb <= '0';outc <= '0'; outd <= '0';
elsif (Clock' event and Clock = '1') then
if ( pulse = "00000000" ) then
outa <= '0'; outb <= '0'; outc <= '0'; outd <= '0';
else
if ( tps_debut = "00000000000" ) then
if ( tps_cycle = "000000000" ) then
outa <= '1'; outb <= '0';
elsif ( tps_cycle = (pulse +"10111000" )) then
outa <= '0'; outb <= '0';
end if;
elsif (tps_debut = "111111111" ) then
if ( tps_cycle = "000000000" ) then
outa <= '0'; outb <= '1';
elsif ( tps_cycle = (pulse +"10111000" )) then
outa <= '0'; outb <= '0';
end if;
end if;
end if;
end if ;
end process;
sortie : process (outa, outb, outc, outd)
begin
A <= outa and not outb ;
B <= outb and not outa;
C <= outc and not outd ;
D <= outd and not outc;
end process;
COMPTEUR: process (reset, Clock, Dutycycle)
begin
if (reset ='0') then
tps_debut <= "0000000000";
elsif (Clock' event and Clock ='1') then
if (tps_debut = "1111111111" ) then
tps_debut <= "0000000000";
else
tps_debut <= tps_debut + 1; pulse <= Dutycycle;
end if;
end if;
end process;
compteur_suite: process ( reset, Clock )
begin
if (reset ='0') then
tps_cycle <= "000000000";
elsif (Clock' event and Clock ='1') then
if (tps_cycle = "111111111" ) then
tps_cycle <= "000000000";
else
tps_cycle <= tps_cycle + 1;
end if;
end if;
end process;
end Behavioral;

Publicité

h3bus

Troll Inside

Oui tu peux utiliser un même compteur pour les deux.

Il suffit de compter le temps de ta période, de déclencher l'impulsion quand ton compteur est à 0 et de la rester à un temps (valeur du compteur) Toff.

Sinon pour ton code, j'ai faillit (:o) arrêter de lire à

Code :

use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

Il est fortement conseiller de n'utiliser que numeric_std.
De même pourquoi utiliser des std_logic_vector pour représenter un compteur? Un integer est bien plus adapté.

Aller je te fait un exemple a peu près bien codé (j'ai pas essayé de le synthétiser, y'a peut-être des fôtes)

Code :

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use NUMERIC_STD.ALL;
 
entity square is
    Generic
    (
      g_cycle_time      : integer := 255;
      g_switch_time     : integer := 23;
      g_start_polarity  : std_logic := '1'
    );
    Port
    ( 
       clk        : in  std_logic;
       reset_n    : in  std_logic;
       
       dutycycle  : in  integer range (0 to g_cycle_time);
       
       output     : out std_logic
     );
end entity square;
 
architecture rtl of square is
  signal counter  : integer range (0 to g_cycle_time);
begin
 
counter_proc: process(clk, reset_n)
begin
  if reset_n = '0' then
    counter <= counter'LOW;
    
  elsif rising_edge(clk) then
    if counter = counter'HIGH then
      counter <= counter'LOW;
      
    else
      counter <= counter + 1;
      
    end if;
    
  end if;
end process;
 
output_proc:  process(clk, reset_n)
begin
  if reset_n = '0' then
    output <= g_start_polarity;
    
  elsif rising_edge(clk) then
    if counter = g_switch_time then
      output <= NOT g_start_polarity;
      
    elsif counter = counter'LOW then
      output <= g_start_polarity;
      
    end if;
    
  end if;
end process;
 
end architecture rtl;

Message édité par h3bus le 29-05-2013 à 11:04:23

---------------
sheep++

gege3869

merci pour votre réponse. je suis d'accord que je peux utiliser un compteur pour pour gérer le temps d'impulsion et la période, mais je veux faire quatre chronogrammes différents. donc ma question est (excusez-moi si je l'ai mal formulé):
mon impulsion comprend un mot de 8 bit Dutycycle que je reçoit et d'un mot de 8 bit fixe en gros c'est une impulsion de 10 bit qui varie.
puis faire deux compteurs: le compteur A s'occupe de la période et le compteur B qui s'occupe de l'impulsion et que mon programme principal fonctionne de telle manière:
if compteur_A = 0 then
if compteur _B = 0 then
instructions
elsif compteur_ B = (Dutycycle + "11001100" ) then
instructions
end if;
elsif compteur_A = "1000000000" then
if compteur _B = 0 then
instructions
elsif compteur_ B = (Dutycycle + "11001100" ) then
instructions
end if;
end if;
Sachant que mes compteur fonctionne sur la même horloge. Je veux savoir si c'est possible en Vhdl.

h3bus

Troll Inside

Citation :

mon impulsion comprend un mot de 8 bit Dutycycle que je reçoit et d'un mot de 8 bit fixe en gros c'est une impulsion de 10 bit qui varie.

[:pingouino dei]
Je comprends pas ce que ça signifie.

Si tu souhaites faire 4 impulsions à des moments différents il suffit d'envoyer en generic les tempsON tempsOFF pour chaque, puis de modifier le process output_proc pour un truc comme ça:

Code :

output_proc:  process(clk, reset_n)
begin
  if reset_n = '0' then
    outputA <= g_start_polarity;
    outputB <= g_start_polarity;
    ...
    
  elsif rising_edge(clk) then
    if counter = g_ON_timeA then
      outputA <= NOT g_start_polarity;
      
    elsif counter = g_OFF_timeA then
      outputA <= g_start_polarity;
      
    end if;
    
    if counter = g_ON_timeB then
      outputB <= NOT g_start_polarity;
      
    elsif counter = g_OFF_timeB then
      outputB <= g_start_polarity;
      
    end if;
    
    ...
    
  end if;
end process;

Après si tu souhaites modifier le duty_cycle en live, c'est facile en passant par des ports d'entrées au lieu de généric (ce que je voulais faire dans mon post précédent) mais j'ai codé trop vite ^^

---------------
sheep++

gege3869

merci, je vais essayer

FORUM HardWare.fr

Programmation

Divers

vhdl

Sujets relatifs
VHDL entity	Adaptation SystemC en VHDL
question sur la description structurelle en vhdl	[VHDL] Question concernant les case avec des if
VHDL - Contrôleur de feux	[VHDL/Verilog] Les FPGA et leur programmation
Problème de gestion de la liaison série RS232 en VHDL	[VHDL] Décodeur Reed Solomon (15,9)
[VHDL] Problème sous Quartus	comment faire un tableau en VHDL ?
Plus de sujets relatifs à : vhdl

Page générée en 0.082 secondes