Bonjour,  
 
J'ai une partie d'un code qui tourne sur un CPU et une deuxième qui tourne sur FPGA (xilinx).  
Je veux faire communiquer mon CPU avec mon FPGA : envoyer des données et récupérer des résultats ... via un bus AXI, PCIe ou autre.  
Je ne sais pas par quoi commencer. Je suis nouvelle dans ce domaine.  
Pouvez-vous me fournier des liens, de la doc ou des conseils.  
 
Merci d'avance,  

Bonjour  
Quel est l'objectif de tout cet attirail? tu veux miner des cryptos avec un FPGA? si oui il y a plein de doc sur le net in english
 
regarde ici c'est un de mes vieux marque-pages Attention c'est secret

Je voulais utiliser mon FPGA comme un accélérateur matériel et faire le reste des calculs en logiciel et pour cette raison que j'ai besoin d'une communication FPGA/CPU.  
 
 

he bien je crois que tu va devoir te renseigner sur comment fonctionnement un ordinateur car ce que tu propose n'est pas possible.
 
Le cpu communique avec la ram de ton pc pour faire des calculs.
 
Si tu veux augmenter les perfs de ton pc tu devrai en théorie interfacer ton fpga(qui fonctionne comme de la ram je te rappelle) directement sur le bus de données CPU-RAM.
Comme cela n'est pas possible sans dessiner ta propre carte mere je n'y voit aucun intérêt. Il est plus simple, moins cher, et ça existe, de changer pour un pc plus puissant..... Si tu manque de puissance de calcul pour faire de la simu CFD ou de la RDM avec maillage tres fin alors pour "pas cher" tu peut faire un supercalculateur a base SBC (comme le RasPi).
 
Sinon si tu fait un périphérique PCI (Qui est un bus de communication comme le USB) alors ça n’accéléra pas directement ton pc mais pourra aider sur des opérations ou un cpu n'est pas performant comme le hashage (sha-1 md5 etc...), le calcul en parallèle avec onpenCL mais tu n'a pas toujours la possibilité de rendre un calcul série en parallèle, ou alors t'en servir de carte son avec DSP integré, cool nan? mais ne compte pas sur moi pour dessiner le pcb....et encore moins pour écrire le driver qui ne fonctionnera uniquement sur ton pc....  
 
Donc je repepette ma question: c'est pour quoi faire EXACTEMENT ? ça sert a rien de réinventer la roue...

C'est pas ça ce que je voulais faire. Apparemment je me suis mal exprimé.  
Je parle ici des soft Processor Core qui existent au niveau des boards de xilinx comme Microbalze ou Arm...  
Et c'est la que tourne la partie logicielle de mes calculs.  
Je veux interfacer ce SW avec la partie HW (FPGA) via un Axi bus ou un PCIe.  
Les datasheets de Xilinx sont nombreux et très longs ... c'est pour ça que j'ai posté un message sur ce forum.  
Je demande des conseils par où je peux commencer ou même des tutoriels ou autres ...;  
 
 
 

je ne suis pas sur de comprendre microblaze est un logiciel que tu met dans le fpga apres quoi tu peut le programmer comme un microprocesseur standard non? Je ne peux pas t'aider ça m'a l'air bien complexe et je n'ai pas les compétences. Je me suis arrêter au HDL dans mes etudes....

salut
 
tu devrais peut être faire ta demande sur le forum xilinx directement :
https://forums.xilinx.com/

Les datasheets de Xilinx sont peut être très longues mais tu n'auras pas le choix, il va falloir se les coltiner, ou alors trouver un article qui fait exactement ce que tu recherches.
 
Si ton CPU possède une interface AXI, il faut que tu connectes cette interface AXI avec la logique hardware de ton FPGA. Regarde ce document/ http://www.xilinx.com/support/docu [...] -guide.pdf

Le plus simple est d'utiliser une interface que ton CPU gère nativement. Ensuite les vendeurs de FPGA dédiées à ce genre d'applications (Xilinx/Altera) fournissent généralement les IP permettant de s'interfacer avec le FPGA. Tu as l’embarra du choix: AXI, PCIe, SATA...
 
Du fait de ta question initiale je suppose que tu n'as pour l'instant aucune liaison matérielle entre le CPU et le FPGA. Dans ce cas il te faut évidemment prendre en compte les règles matérielles lié au bus choisi. Faire entrer un designer HW dans la boucle sera certainement d'une grande aide.
 
Ensuite, une fois l'implémentation matérielle effectuée, il te faut implémenter/instancier l'IP dans le FPGA, développer le protocole sur le FPGA et le µC et faire fonctionner tout ça.
 
Il y a donc beaucoup de travail, ce n'est pas forcément évident et attend toi à pas mal de prise de tête avant que ça fonctionne correctement. Les interfaces haute vitesse sont souvent difficiles à mettre en place, pas tellement au niveau du "code" VHDL mais surtout à cause de la précision demandée sur le HW ainsi que les diverses contraintes de timing à appliquer sur les I/O.
 

Je viens de voir que tu parles de soft core. Dans ce cas c'est beaucoup plus simple.
Il te faut ajouter à ton IP une interface compatible avec le bus CPU visé.
Pour le micro blaze cette doc de Xilinx peut être utile: http://www.xilinx.com/support/docu [...] app529.pdf

Merci à vous tous.  
Je vais s'y mettre avec ces conseils et documents fournis.