Reprise du message précédent :
Verilog c'est du VHDL version cadence. (Hierarchical Description Language).
C'est principalement une netlist avec les instances, les cellules, les imbrications hiérarchiques, tous le coté behavioural (comportement du circuit lorsqu'il rencontre tel signal, etc).
Enfin bref, ma formation c'est la microelectronique, pas l'informatique.

Ha d'accord, c'est la description du fonctionnement de la puce alors.
Un peu ce qu'on trouve dans certain catalogues d'électronique (je me souvient des énormes "classeurs" de fiches technique qu'était dans les salles d'électronique du lycé où j'ai étudié. )

ba en fait c'est la description de toute la puce.