ben en fait fo voar ta ram comme une matrice avec lignes & collonnes....
le 2-2-2 c'est RAS,RAStoCAS,CAS........
alors je dirais (de mémoire):
1) le chipset mets la "ligne" sur le bus de la ram
2) il attends "RAS" cycles d'horloges & indique à la ram que la ligne est ok et qu'elle peut la prendre.
3) il attends "RAS to CAS" cycles pour que la ram prenne la ligne
4) il mets la collonne sur la ligne (d'ou l'attente, fo que le bus passe de la ligne->colonne pendant que la ram pense prendre la ligne)
5) il attends "CAS" cycles d'horloges & indique à la ram que la colonne est ok et qu'elle peut la prendre.
donc tu peux comprendre plus le ces attentes sont basses et plus le rendement de la ram est haut par rapport à sa fréquence.
ceci dit c'est le CAS qui joue le plus en perfs, car la SDRAM / EDO et avec les autres "nouvelles" RAMs, on s'arrange pour que des accès soient fait dans la même "ligne" afin de limiter l'importance du changement de ligne.....
et on mets souvent plutôt dans l'ordre CAS puis RAS2CAS puis RAS (par ordre d'importance en perfs), par exmple tu verras sur des ram un truc du style CL223 => Cas Latency 2, Ras2cas 2, Ras 3.