Il semble un poil plus petit comparé au FPGA Xilinx VU440 FLGA2892 (20 millards de transistors, record mondial en attendant que le dernier Altera soit dispo) que j'ai sous les yeux au taf
Dans le cas du VU440 ce sont 3 die reliés par des ponts de type micro bumps, sous les dies et dans le package, a la maniere de la memoire HBM. Je suppose que c'est le cas pour ce CPU aussi.
Au niveau de la superficie d'un die seul, la limite fabricable est d'environ 650mm2 je crois, avec dans ce cas un yield faible.
Message édité par samurai80 le 14-12-2016 à 10:01:44