Nos confrères d'EEtimes pointent aujourd'hui une conséquence surprenante de la stratégie « foundry » d'Intel. Le constructeur dispose pour rappel d'une petite ...
Lire la suite ...

malin, comme ca ils vont pouvoir etudier le design et s'en inspirer a moindres frais

C'est pas comme si Intel avait pas les moyen de s'acheter une des licences ARM

Surtout qu'Intel disposerait déjà (au minimum) d'une licence architecture ARM (le même type que celle d'Apple qui permet de faire des cores custom à partir d'une archi comme ARMv8)  
 
Difficile de savoir exactement si cette licence couvre aussi ARMv8 par contre, elle est rarement mentionnée par Intel (une mention par Paul Otellini chez ZDnet : http://www.zdnet.com/blog/computer [...] se-it/5845 en 2011, on ne sait pas si elle est toujours valide).

Une FPGA c'est pas des processeurs mais des portes logiques! Après c'est configurable en processeur, mémoire ou ce qu'on veut... Mais je crois qu'il faut clairement changer processeurs par portes logiques dans l'article!

Les FPGA modernes incluent en plus des interconnexions et des portes logiques des cores embarqués d'une puissance variable. Dans le cas du SoC Altera en question, un quad core ARM 64 bits avec à côté un FPGA classique qu'on peut attaquer via leur SDK en OpenCL par exemple. Ca me paraitrait réducteur de dire qu'il s'agit simplement de portes logiques même si c'est un abus de langage pour les puristes. J'ai remplacé par "puce" à la place de "processeur" dans la définition tout de même pour éviter la confusion.

l'article parle de core arm accolés au fpga je crois
 
Intéressant avec le 14nm car les cores accolés seront rikiki  
 
edit : grillé

C'est un signal fort envoyé à TSMC. Altera était plutôt leur chasse gardée jusqu'à présent.

TSMC pourra se consoler avec Apple et Qualcomm.

 
En effet, ça devient de plus en plus du lourd ces FPGA chez Altera! Je viens même de voir que chez Microsemi, il y a également des FGPA avec CPU intégré... comme quoi... on arrête pas le progrès! Quand j'étais à l'école, on programmait le CPU dans la FPGA... il était créer avec les portes logiques, pas indépendant!

@Maxwell : Non, tu confonds. Le CPU intégré au FPGA ne sert pas spécialement a faire du calcul ou a remplacer un CPU codé en portes logiques, c'est juste une facilité d'interface avec le FPGA. Avant, il fallait un PC que tu branchais sur la carte, maintenant un ARM (le + souvent) est intégré, tu as ton kit de développement qui tourne toujours sur le PC mais l'ARM gère la configuration, voir la reconfiguration au vol du FPGA, les interfaces avec le monde extérieur (réseau), etc... C'est d'une souplesse incomparable et ça permet de faire des cartes autonomes.

Yep et il y a de plus en plus de blocs additionnels même dans la partie FPGA. Outre les hard cores, y'a souvent des blocks DSP ou de la RAM rapide, etc.  
 
Pour le coup, ils continuent en général de parler de FPGA quand les hard cores sont petits, dans le cas du Cortex A53 Altera parle par contre carrément de SoC, parce que l'ARM intégré est assez massif (de tête c'est l'équivalent d'un A9 en perfs) et qu'ils le vendent comme une archi hétérogène (je commence a dev sur l'A53 et j'utilise après en // la partie FPGA pour accélérer).

En fait la distinction FPGA+hard core vs. SoC n'est pas juste une question de taille de CPU.
Les cores CPU "hard" dans les FPGA d'il y a 10 ans (Virtex II Pro...), c'était exactement ça : un CPU dans un FPGA. Il fallait d'abord configurer le FPGA pour pouvoir utiliser le CPU qui est à l'intérieur (i.e. construire toute l'interface, le contrôleur mémoire, les I/O, etc.) Ça répond à un marché de niche, et du coup ça n'a jamais vraiment décolé.

Avec les SoC (Zynq chez Xilinx et machin SoC chez Altera, le CPU peut démarrer tout seul comme un grand et peut configurer le FPGA pour l'utiliser comme coprocesseur. Ce qui est nettement plus utile et plus pratique pour le développement...

Merci pour les informations! Comme je vois qu'il y en a des calés sur le sujet, j'aurais aimé savoir si vous connaissiez une FPGA avec les spécifications suivantes :
 
- Tensions d'alimentation pour la partie logique de 1 à 3 V (peu importe, mais plus c'est bas, moins ça consomme)
 
- Une tension programmable pour les I/O jusqu'à 10V et courant délivrable jusqu'à 10 mA (une ou deux I/O à la fois maximum).
 
- Un grand nombre d'I/O, minimum 200, idéalement 500 et plus
 
- Une connexion RF, idéalement Bluetooth
 
- Un mode vieille qui consomme idéalement quelques microwatts (OK, c'est pas super possible je pense mais peut-être de l'ordre du milliwatt ou moins...)
 
- Pas besoin d'une grande puissance de calcul, quelques calculs en virgule flottante de temps à autre tout au plus mais vraiment basique, mon CPU tourne à 8 MHz et dort quasi sans arrêt.
 
Je suis sur MCU actuellement mais à cause du grand nombre d'I/O et de la tension de sortie non programmable, je me retrouve avec une usine à gas d'IC en tout genre... alors ça fonctionne super bien mais j'ai des contraintes sur la taille et la consommation... c'est pour cela que je pensais continuer mon projet sur quelque chose de nouveau... l'ASIC serait l'idéal mais on a pas les moyens en ce moment, alors j'avais pensé qu'une FPGA pourrait faire l'affaire...
 
Des idées? Merci d'avance! Désolé si je suis un peu hors sujet!

 
Tu auras du mal à trouver des FPGA (ou même des CPLD) modernes avec des I/O qui montent à plus de 3,3V... Si en plus tu fais peu de traitements, et que ce peu de traitement est complexe (oui, "quelques caculs en virgule flottante" ça l'est, regarde comment faire une FPU en hardware ), tu ferais à mon avis aussi bien de rester sur des microcontrôleurs.
 
Les FPGA c'est bien quand tu as besoin de faire beaucoup de traitement régulier sur plein de données (quand un CPU embarqué ne suffit pas et que tu n'as pas la place ou la puissance dispo pour mettre un GPU à 300W), ou quand tu veux une latence minimale entre l'entrée et le résultat du calcul (guidage de missile, high-speed trading et autre joyeusetées...  )

Merci pour ta réponse.
 
Bah mon CPU n'a pas de FPU intégrée et arrive très largement à faire les peu de calcul que je lui demande! Faudrait que je regarde le code assembleur pour voir en combien de cycles il fait tout ça mais de souvenir c'est assez rapide...
 
Le truc c'est que c'est surtout un grand nombre d'I/O et une tension programmable qu'il me faut... les I/O ça s'additionne à l'aide de shift registers et avoir de plus grandes tensions, ça se fait sans souci à l'aide de mosfet mais la taille du PCB en prends un sacré coup et je ne peux pas me le permettre...

Les FPGA sont surtout utilisés pour les signaux numériques. Et j'en connais pas avec 200+ d'I/O. Tout comme des PIC avec autant d'I/O. Je donne ma langue au chat.

Pour en revenir au niveau principal de l'annonce, que Intel grave des FPGA en 22nm (et plus tard en 14nm) n'est pas exceptionnel en soi, ce sont des puces ultra simples. Le core ARM par contre, même s'il est simple, leur permettra de s'étalonner face à la concurrence et attirera surement quelques fabricants mais je ne pense pas a des "gros" qui les utilisent pour leur smartphones, question de volume. En tout cas, tout bénéfice pour Intel qui rodera son process 14 nm avant d'entamer leur propre CPU.

 
mon avis, sur base d'une connaissance relative (ca fait 10 ans que je travaille avec des FPGA par-ci par-la dans certains projets):
 
- tension d'alimentation 1 a 3V -> la plupart convienne
 
- la tension des I/O est a fournir, avec plusieurs tensions independantes par "banc" (=groupe) d'I/O, allant typiquement de 1 a 3.3V. Mais je doute que tu puisse monter au dessus de 3.3V avec la plupart des FPGA. Rien n'empeche d'avoir des buffers pour survolter ensuite, protegeant au passage le FPGA. Cote courant, 20mA me semble etre courant.
 
- un grand nombre d'I/O: faisable sans probleme. Regarde ici par exemple: http://www.xilinx.com/products/sil [...] /index.htm tu auras rapidement 500 I/O meme sur le 'petit' Spartan 6.
 
- les FPGA sont principalement de la logique digitale programmable. Il n'y aura donc pas de partie analogique Bluetooth. Le plus simple est d'integrer a ton PCB un chip Bluetooth et de le connecter a ton processeur (dans le FPGA).
 
- les FPGA ne sont pas exceptionnels au niveau "faible consommation".
 
- pour ton processeur, tu as le choix: soit avec un Core deja integrer (style ARM), soit tu a des "softcore" qui sont des processeurs concus dans la logique programmable du FPGA, et donc entierement parametrable.
 
Dans tous les cas, sache qu'un FPGA est souvent plus cher qu'un PIC/MCU et qu'il n'est pas toujours aussi simple a integrer dans un FPGA. De meme, dependant de la quantite de memoire necessaire, tu devras p-e ajouter une memoire externe (style SRAM, DRAM, ...).
 
Regarde plutot si il n'y a pas de SoC avec Bluetooth, ensuite tu ajoute des I/O externe controllable via Uart/SPI/...

Es tu sûr qu'il ne veut que des I/O digitales ? Vu les specs qu'il demande (10V et 10mA), je pensais a de l'analogique. Et je vois pas trop comment il va faire sur le Spartan-6 ou sur les autres.

En fait c'est pour faire des impulsions mais je dois pouvoir modifier leur amplitude... pour ça qu'actuellement j'utilise un DC-DC converter et un OPA pour obtenir la tension souhaitée et je commande des MOSFET avec mon MCU du coup je peux avoir des tensions de 0V à la tension du DC-DC converter. Mais chaque I/O nécessite un MOSFET... alors avec 200 I/O... 200 MOSFET... en fait même 400 parce que 2 par I/O mais j'peux pas en dire plus sur internet!
 
Tandis qu'avec des I/O qui pourraient prendre une tension de 0 à 10V et en fait aussi se mettre en haute-impédence... je pourrais m'affranchir des MOSFET et gagner énormément de place!
 
Après niveau prix du produit final, pas d'importance vraiment... c'est juste les coûts de développement qui sont pénible! Donc l'ASIC là comme ça tout de suite, ça ne va pas le faire!

Bonjour tous  
question: vous avez des exemples typiques d'utilisation de ces fpga ??

 
Oui concrètement ça sert à quoi ?

Par leur conception et leur prix concernent principalement des industries qui ont besoin d'ASIC, mais qui n'ont pas les moyens de s'offrir des ASICS vu le faible nombre d'unités concernées.
Le marché à la mode en ce moment c'est le trading haute fréquence, un FPGA permet de faire des opérations en quelques centaine des nanosecondes, là où le meilleur CPU sera à plusieurs centaines de microsecondes.
Sinon les marchés courants sont les applications militaires, les calculateurs avioniques, le spatial, l'industrie lourde (prospection pétrolière, production d'énergie, robots de production), et la video professionnelle. Y'a 2 gros producteurs majeurs de FPGA, Xilinx et Altera, un producteur "décalé, Actel (racheté par Microsemi) qui fait des FPGA sécurisés, et un producteur low cost, Lattice. Les autres Achronix, Quicklogic n'existent quasiment pas. Tous des fabricants américains.

Les FPGA gèrent la haute impédance en sortie, mais aucun ne gère plus de 3,3v en sortie. Depuis 10 ans que je fais du FPGA, je n'ai même jamais connu de FPGA qui fasse plus de 3,3V. Le 5v c'est la préhistoire du FPGA, et le 10v n'a jamais existé sur FPGA. Et un FPGA ne fait que des sorties numériques.
Mais 400 pins qui peuvent chacune générer des impulsions de 0 à 10V, bonjour le crosstalk! Bon courage pour faire une carte qui puisse supporter ça. Faut repenser le système, c'est très difficilement réalisable.

Hello merci pour les réponses je ne connaissais pas du tout  ce domaine ça donne envie d'approfondir le sujet many thank's

Necrothread    
 
Altera to switch 14nm chip orders back to TSMC, says paper - DigiTimes