|
Bas de page | |
---|---|
Auteur | Sujet : [HFR] Focus : Haswell et mémoire transactionnelle |
C_Wiz Profil : Equipe HardWare.fr | C'est par l'un de ses blogs qu'Intel vient d'annoncer une mise à jour de sa spécification AVX2 concernant Haswell, le prochain "Tock" d'Intel attendu pour 2013.Cette extension
|
Publicité | Posté le 08-02-2012 à 18:00:02 |
renozyx | Eviter le partage d'une ligne de cache entre 2 CPU pour des raisons de performance est assez classique.. |
C_Wiz Profil : Equipe HardWare.fr |
En l'occurrence ce n'est pas le problème, ici n'importe quel autre thread sur le système qui accède une ligne de cache sur lequel il y'a un lock l'invalidera. |
Le Goulu | Pourquoi donc avoir remplacé "elision" par "elation" dans votre description du HLE (cf première illustration) ? "elation" voulant dire "allégresse", ça n'a pas trop de rapport avec le sujet ! |
C_Wiz Profil : Equipe HardWare.fr | Corrigé |
C_Wiz Profil : Equipe HardWare.fr |
|
jdemouth |
Message édité par jdemouth le 10-02-2012 à 16:14:26 |
Publicité | Posté le 10-02-2012 à 16:13:50 |
C_Wiz Profil : Equipe HardWare.fr |
Penser qu'il s'agit d'une simplification de la programmation revient à dire qu'il faut uniquement se préoccuper des performances sous Haswell et non sur les autres architectures, alors même que l'intérêt de HLE est de proposer des binaires simplement compatibles avec les architectures qui n'implémentent pas TSX.
D'une vous assumez que les performances de l'élision soient aussi bonnes que d'autres libs, de deux, il s'agit d'une solution qui ne marchera que sur une plateforme. |
jdemouth | @C_Wiz: J'imagine que ma façon de penser est une sorte de déformation professionnelle... . |
C_Wiz Profil : Equipe HardWare.fr | Trop de CUDA ? |
jdemouth | Trop de CUDA sur Kepler... |