sur un bus 32 bits, combien de bits sont transférés simultanément en une période d'horloge ?

Oula ... faut faire choffer le cerveau pour calculer ça ! lol Je vais essayer ... bin il faut que tu nous donne la fréquence ! lol

Mais NON ! Qu'est-ce que je dis ! lol Eh bin, 32 !!

ça sent les devoirs ça  
 
bah... logiquement 32 nan ?

En un cycle d'horloge : 32 bits simultanés
Sur un temps : il faut la fréquence.
 
Mais attends d'autres réponses ! Je suis pas spécialiste !

bah je pense a 32 aussi
 
c'est un peu une  question de merde en effet =)

bus 32 bits: 32 bits de données sont traités par cycle horloge...
 
Sinon en fonction du temps faut bien sur avoir la frequence, et si la puce réagit a un front montant ou descendant, voire les deux  

réponse 32:
 
il y a quoi à gagner?!!!!

 

 
La satisfaction d avoir peut etre accouché d un futur nerdz?    
 
 

32, 64 voire 128, tout dépend de l'architecture du bus...
 
1 horloge: 32
2 horloges déphasées de 180° : 64 (DDR)
2 horloges déphasées de 90°: 128 (QDR, si on génère les fronts manquants)

 
c'est vrai mais dans ce cas la il devient dificile de définir 1 cycle.
 
dynamiquement ç'est exacte.

pour la ddr il y a qu'1 horloge et les transferts sont fait sur les fronts montant et descendant. pour la qdr il y a bien 2 horloges mais déphasées de 180° et les transferts sont fait sur les fronts montant et descendant de chaque horloge, ce qui fait 4 bits par cycle d'horloge.

 
je dirais décalé de 90° ou en claire d'un quart de periode. donc en fait la lecture se fait sur des periode qui dure enréalité une periode et quart mais qui se chevauche.
 
c'est pour ça que j'ai dit que la notion de cycle devenait difficl à définir dans ces conditions.
 
PS: il se peut que je me trompe sur le 90° auquel ca remplacez les quarts par des demies.

en fait 1 bit est bien transféré tout les quart de période par rapport à la fréquence de l'horloge ( les deux ayant la meme fréquence), mais les deux horloges sont par contre déphasée de 180°