Reprise du message précédent :

Intel fana-tic : on ne peut rien faire, le marketting triomphe toujours

C'est pas marketing, c'est testé de visu. J'ai jamais vu autant de marge de tension que sur les P4 Northwood D1 Stepping...
 
Je fais parti des rares personnes a faire fonctionner un P4-M sur mobo Deskstop... Ca m'a ouvert les yeux quand a la tension de fonctionnement des P4.  
En effet, au debut, j'avais un point de vu, du genre, les versions portables sont triées sur le volets, et testé enormement et c'est pour ca qu'il tienne  a 1.300V, et qu'ils ont un bon potentiel d'o/c.
J'ai testé un P4-M 2.2GHz et un P4 2.4C... Tout deux D1 Stepping, avec 7 semaines de différence, en faveur du P4-M 2.2GHz, qui en plus etait un Malay, reputé meilleur que les Costa Rica... Mais ca c'est du domaines des statistiques.
 
Avant de mettre mon P4-M, je me suis dit, testons mon P4 2.4C en o/c a 1,300V... Et bien il tournais a 2620MHz... Je me suis dit, oula le P4-M risque de faire mal alors... Et bien deception... Je tourne pas a plus de 2680MHz a 1.300V Du coup, finallement on vois bien que les P4-M et P4 ont a peut pres les meme possibilité a tension equivalente, mais que les P4 ont carrement une plus grosse marge de tension de base. Bon faut quand meme pas oublier que si on ajoute les stats la dedans, la différence devrais moins ce voir, vu que globallement ce sont les meilleurs Die qui parte pour etre P4-M, mais bon
 

je vien de lire de la page 55 a 63.
 
yen na certain qui aime le ridicule ...
 
Cest fou de voir les argument que certaian et dautre balance ( marc vs ixemul, le mec qui test du matos depuis 7 ans contre le pro intel traumatise par les anciens tbird dil y a 4 ans aussi bute qu'un ane ...)

menfin, cest la liberte dexpression

C'est de l'humour ou tu pense vraiment que tu peux comparer le fonctionnement des CPU à celui des moteurs de voiture ?

c'est ce qu'on appelle une image, comme le pipeline qui s'apparente à une chaine de montage d'usine

C'est la guerre là..Intel est futu, 3ans et c'est tout IBM va le manger.

Ah bon ? j'avais pas compris
 
Et si tu sortait de vrais argument technique plutot que des images bidon ? ça ferait peut-être avancer la discussion.

Ses analogies sont pas si mal.
Meme s'il est vrai que bon, au final on s'en fou un peu l'important c'est les perfs brutes

Waouw, incroyable....  
Et quel est le rapport entre deux unités d'exécution et un dual-core ?
Il faudrait revoir un peu tes définitions...
 
On attend aussi toujours que tu nous explique ce que tu entends pas dual-core massif....

Mais enfin, soit un peu réaliste !!!
C'est évident qu'un architecture de type NetBurst a besoin de beaucoup de puissance: Même si il y a moins d'unités d'exécution, il faut énormément de transistor pour pouvoir implémenter un pipeline aussi long ! ET en plus, cette architecture a besoin d'haute fréquence. On obtient autant si pas plus de MOS qu'une archi de type P6, et la fréquence est plus haute.

Ben un dual core a tout en double: ALU, FPU cache L1, etc ...

justement, je vois pas comment on peut parler de dual-core quand on voit juste deux unités ALU+L1 identiques l'une à coté de l'autre.
 
Et en plus de l'ALU, FPU... il faut aussi et surtout les décodeurs, tout ce qu'il y a devant et derrière quoi...
 
Mettre deux unités d'exécution en paralèlle derrière les mêmes décodeurs, ce n'est plus du bi-core, c'est une sorte de SMT avancé.
C'est d'ailleurs comme ça que le K8 aurait pu être, si on en croit les brevêts d'AMD comme Hans de Vries l'a montré:
http://www.chip-architect.com/news [...] cture.html
 
Ce sera peut-être pour le K9...

quelqu'un sais si le prescott sera finallement sortie en 64bits???

Pas de prescott en 64bits.

bah il me semble que les Xeon prescott seront 64 bit non ?
http://www.hardware.fr/news/imprimer/6371/

 
L'ane te salue  

news intéressante :
http://arstechnica.com/news/posts/1084219347.html

Derivees

ya quoi de neuf ?  
j'ai survolé la news et je n'ai rien lu qu'on ne sache déjà

Andy Glew, ancien architecte du P6, travaillant maintenant chez AMD (son CV ):
 
"Many people I know at Intel said that Willamette was a failure by the CPU architects, rescued by heroic circuit and process engineers."
 
ici
 

J'arrive pas à accéder à ton lien

De toute façon INTEL est mort il va agoniser lentement il a fait le mauvais choix "pas chance" Amd n'est pas mieux il est aussi dans un impasse.- que allons nous devenir....

 
Bha on s'en fout, on a deja des machines    
 
 
 

http://www.geocities.com/andrew_f_glew/cv-glew.html

 
intel a trop d'actif et de cash pour être mort
 
AMD se maintien ( progresse un peu même )
 
ça permettrai peut etre de voir d'autres larons apparaitrent

amd se maintien et dois ce maintenir ! sinon cest la fin
 
genre nvidia a lepoque de la gforce 2 gts et ultra quand ati est a louest ... les prix de fou impose

voilà, c'est corrigé

Parce qu'il y a des gens qui pense que le wilamette n'est pas une bouse ?

Window qu'il y met du sien avec

 
Ca fait un bail je j'entends ca et que la réalité semble confirmer.

 
J'ai bien relu :
 
ton article  
à propos de la 2ème ALU : "Premièrement, elle peut servir à une sorte d'HyperThreading 2 qui permettrait des performances proches de celles d'un véritable processeur bi-core"  
çà me parait un poil exagèré
 
"Mais elle peut également servir à traiter des instructions 64 bits" : oui surtout
 
ta nouvelle :

• "En effet, même AMD reconnaît que la technologie x86-64, si elle est présente, ne "consomme" pas plus de 2-3 millions de transistors."

Le k8 utilise un des points forts de son architecture, ses 3 FPU indépendantes pour traiter le code 64 bit. Il les utilise également pour traiter le SSE2. Sur le p4, qui va s'en charger ? Surement pas la FPU embryonnaire. Quant à l'unité vectorielle, elle me semble un peu trop spécialisée pour çà. Il faut donc rajouter une floppée de transi pour le 64bit sur p4, et la seconde ALU semble là pour çà.
 

• "A l'heure actuelle, nous n'avons aucune certitude sur l'utilité de ces transistors. Techniquement, il y aurait assez de transistors dans le Prescott pour deux cores d'exécution du Pentium 4 complet et un cache de 1 Mo. Ceci dit, vu les photos du die du Prescott, si l'explication est bien la, les deux cores sont complètement imbriqués les uns dans les autres."  

çà c'est un peu n'importe quoi, tu as déjà vu un POWER4 ?
 

• "De même, comment expliquer à quoi servent les 277 pins supplémentaires du packaging LGA par rapport au µPGA478 ?"

Bah LGA775 çà reste moins que le socket 939 ... en plus sur LGA c'est plus des pins
 

• "si le prescott inclura probablement dés sa sortie une arme de destruction massive anti-AMD caché au fin fond de ces transistors, il faudra attendre le bon vouloir d'Intel pour qu'elle soit activée..."

çà me parait un poil orienté
 
 
Je terminerais par la roadmap Intel qui laisse apparaitre que le scott sera plutot boosté au FSB et au cache, comme le Wiliamette a pu l'être après coup avec le NWD.
http://hardware.fr/news/imprimer/6566/

D'ailleurs :
"The reason that we can be so sure that the second core is not  used to boost the 32 bit Hyper threading capabilities is the scheduler. This unit is by far the biggest entity on the Pentium 4 die. It is larger then all the Floating Point, MMX and SSE hardware together. It is not only big but it also consist mostly out of very timing critical optimized macro cells laid out by hand. It takes a lot of time and effort to change the scheduler. We've looked to it in detail and concluded that it has mainly remained unchanged on Prescott's die. This means that the maximum uOp throughput remains six per cycle using the same dispatch ports as the Pentium 4."
 
http://chip-architect.com/news/200 [...] threading)
 
Le raisonnement me semble toujours valable.... les cores ont toujours un peu la même tronche.

tiens, tiens  
Et la même chose manque aussi chez AMD  

mareek le sauveur mdr

A première vue fallait pas le dire

un chti lien pour ceux qui ne serait pas encore tombé dessus :
http://www.onversity.com/cgi-bin/p [...] 200405#040

 
Je sais pas si tu le sais, mais la FPU x87 n'est plus utilisée dans l'architecture AMD64, ton argumentation est donc un peu vide de sens (déjà que ton idée qu'on pouvait compenser les faiblesses d'une FPU en boostant l'ALU n'était pas des plus brillante).
 

http://www.x86-secret.com/articles/cpu/k8-2/a64-2.htm
 

Même si je trouve cette hypothèse un peu capilotractée, je ne vois pas pourquoi Intel adopterait forcement la même méthode qu'IBM pour faire du multicore

ce que je voulais dire c'est que les Athlons ont 3ALU+3FPU, et que le p4 pas prescott a 2ALU+1 +une petite FPU si je ne me goure po
 
Le code 64bit porte sur les entiers et les virgules mais ces dernières sont déjà 64/80bits non ?
 
Edit j'avais oublié la slow ALU

josedsf > La P4 a peut-être une "petite" FPU, mais vu les perfs de sa FPU comparé aux 3 FPU de l'Athlon 64 en //, elle a pas a trop rougir

bah les perfs en FPU du p4 sont due à l'unité SSE2, mon hypothèse est que çà ne convient pas au traitement 64bit "classique" à virgule (ceci dit 2*64=128)
 
çà serait simpa qu'un programmo nous éclaire
 
edit unité SSE2 qui s'ajoute à la petite FPU dispo à titre de compatibilité

Les 2 alus des P4 pre prescott fonctionnent au doule de la vitesse du CPU et les 3 FPU des athlons ne sont pas "complètes" (chacune ne peut executer qu'une partie des instructions x87), mais en gros c'est ça. C'est quoi le rapport avec la choucroute ?

Le passage en 64bits porte uniquement sur l'ALU (registres, opérations sur les entiers et adresses) le reste des unités (FPU & SSE) travaillant déjà sur des données en 64bits ou + . Relis les articles de HFR et x86-secret si tu veux plus d'infos.