C++

[makefile] constantes de compilation

Recherche :

Mot : Pseudo : Filtrer
Bas de page
Auteur	Sujet : [makefile] constantes de compilation

farib

c'est pour un algo, soit je montre qu'il marche avec pleins de cout, soit je mesure sont temps d'éxécution

donc pour tout faire au plus rapide avec les couts lents, j'ai utilisé des directives de compilation BENCH ou DEMO

j'arrive a faire ce que je veux, mai la question est : comment faire pour que mon makefile puisse prendre en argument la "constante" qui change en fonction de mon choix et la répartit a l'intérieur

sinon, commpent fairedes petits messages gentils pour dire qu'un make tt court ca suffit pas, qu'il faut faire "make demo" ou "make bench" pour bien compiler ?
(j'avais utilisé la directive #error quand j'avias pas encore fait de makefile)

tp: tp.o def_aux.o tri_autre.o tri_tas.o
g++ -DBENCH tp.o def_aux.o tri_autre.o tri_tas.o -o tp2

tp.o: tp.cpp tp.h
g++ -c -DBENCH tp.cpp

def_aux.o: def_aux.cpp def_aux.h
g++ -c -DBENCH def_aux.cpp

tri_tas.o: tri_tas.cpp tri_tas.h
g++ -c -DBENCH tri_tas.cpp

tri_autre.o: tri_autre.cpp tri_autre.h
g++ -c -DBENCH tri_autre.cpp

Message édité par farib le 15-04-2003 à 12:14:15

---------------
Bitcoin, Magical Thinking, and Political Ideology

Publicité

farib

:bounce:

---------------
Bitcoin, Magical Thinking, and Political Ideology

farib

je reformule ma question : comment faire pour que la constante de compilation soit passée par le makefile via un
"make bench" ou "make demo", qu'un simple "make" affiche un message d'erreur ?

---------------
Bitcoin, Magical Thinking, and Political Ideology

gloop

essaye avec un truc dans le genre:

CC = gcc
CFLAGS = -Wall -O2

RM = rm

OBJECTS = fichier1.o fichier2.o

.c.o:
$(CC) $(CFLAGS) -c $<

default:
@echo "taper make bench ou make demo";
@exit 1;

demo:CFLAGS = $(CFLAGS) -DDEMO
demo:tp

bench: CFLAGS = $(CFLAGS) -DBENCH
bench:tp

tp:$(OBJECTS)
$(CC) $< -o $@

clean:
$(RM) -f *.o core

umag

deux yeux sinon rien

Le fonctionnement du makefile est en gros celui-là :

ma_commande : dépendances
[! tab] choses_à_faire

et un ch'tit exemple :

Code :

###
### File : makefile
### Creation date : 2003-04-15
###
# le @ empêche l'affichage de la commande
# appel avec make sans arguments
# en fait, c'est la première commande qui est appelée
# on peut faire faire au make n'importe quoi...
# attention à la tabulation, ce ne sont pas des espaces !
all:
@ls -a
@echo
@echo vous avez tapé "make"
@echo blabla
# deux exemples d'appels avec argument
depend :
@echo gestion des dépendances
# le symbole * a même un sens
clean:
@echo nettoyage
@echo ls *

FORUM HardWare.fr

Programmation

C++

[makefile] constantes de compilation

Sujets relatifs
Tomcat - IntelliJ - problème de compilation de JSP	validation et pre-compilation de scripts
[C/gcc] Problème à la compilation louche	[Collection] Compilation ok mais execution probleme!
erreur de compilation	[applet] compilation
[Java] stocker les constantes dans un singleton ou non ?	Compilation d un programme vb6
Problème de compilation	Compilation & langage assembleur.
Plus de sujets relatifs à : [makefile] constantes de compilation

Page générée en 0.047 secondes