La phrase "ARM indique que seul un seizième de l'espace d'encodage d'instruction RISC disponible (les instructions AArch64 sont encodés sur 32 bits, 75% de cet espace est utilisé aujourd'hui)." semble mal ponctuée, j'arrive pas à la comprendre
Si j'ai bien compris le principe, avec une instruction de multiplication d'un vecteur, si ce vecteur est de 128 bits et que les registres sont de 32 bits, c'est le CPU lui-même qui va "assembler" 4 registres par vecteurs pour effectuer l'opération ? C'est certes flexible mais sujet a des erreurs (humaines)...
Espérons en tout cas un meilleur succès que les NEON, qui doit être le jeux d'instruction le moins bien employé de l'univers. Il faut dire que le GPU intégré de beaucoup de processeurs ARM permet de faire mieux, plus vite et plus facilement.