Nynn a écrit :
Justement, non, et c'est là l'objet de ma question : n'est-il vraiment pas possible de réduire tous ces cycles, sans changer la fréquence ? Quel est le point bloquant dans l'architecture d'une puce mémoire ?
|
La réponse simple : s'ils le pouvaient, ils le feraient.
Réponse plus complète : c'est dû au fonctionnement de la DDR3
Pour une puce mémoire donnée, le passage DDR1->DDR2 va doubler le nombre de cycles, idem avec le passage DDR2->DDR3. C'est la raison pour laquelle on ne trouve plus de timing du type 2-2-2 comme certaines barrettes de DDR1.
Par contre à chaque fois cela entraine un doublement du débit avec une latence similaire (en ns), on a donc tout à y gagner.
D'autre part, et cela touche tous les types de mémoires, tu ne peux pas tout avoir : fréquence/latences/quantité. En fonction du besoin, tu vas donc devoir trouver le bon compromis.
Message édité par Fouge le 15-06-2013 à 17:27:17