L’équipe AXIS de l’IEF (Institut d’Electronique Fondamentale) de lUniversité Paris Sud recherche un ingénieur (ou équivalent bac+5) ou post-doc dans le cadre du projet Tér@ops du Pôle de Compétitivité System@tic.
 
La personne recrutée participera à la conception et au développement d’une plate-forme pour système embarqué très hautes performances. Elle s’impliquera dans le développement et l’enrichissement d’un modèle d’architecture parallèle multi SIMD et proposera des solutions innovantes pour rendre cette architecture plus efficace (cadence de calcul, bande passante, consommation, scalabilité, …)
 
Les compétences requises sont : conception en VHDL et/ou en systemC
 
Lieu de travail : IEF, Université Paris Sud – Orsay
Disponibilité : immédiat
Durée du CDD : 12 mois avec renouvellement
 
Le dossier de candidature devra comporter une lettre de motivation et un CV.
 
 
Personne à contacter :
Lionel Lacassagne (lionel[.]lacassagne[at]ief[.]u-psud[.]fr)
 
Référence web :
IEF : www.u-psud.fr/ief
Tér@ops : www.teraops-emb.org
System@tic : www.systematic-paris-region.org