|
Page : 1 2 Page Précédente | |
Auteur | Sujet : [HFR] Actu : Coeurs virtuels et parallélisme pour SoftMachines |
C_Wiz Profil : Equipe HardWare.fr | Nos confrères d'EETimes nous font part de « l'émergence » d'une startup. Baptisée SoftMachines, cette société a été fondée en 2008 par deux anciens employés ...
|
Publicité | Posté le 24-10-2014 à 12:10:02 |
iapx euuuhhhh..... | Extraire du parallelisme de SPEC, ça tout le monde sait le faire... je pense que c'est du gros flan! |
tolunoide | Euh, et ça marche en cluster ou c'est limité aux resources d'une seule machine physique? |
rootsayen Jungle Cat |
--------------- "Being solitary is being alone well; being alone luxuriously immersed in doings of your own choice, aware of the fullness of your own presence rather than the absence of others." |
bugmstr | Euh ... Non la phrase d'origine est la bonne. Le compilateur a évidemment connaissance de l'intégralité du code. |
barbare128 pas de koi se rouler par terre | Cette startup n'est qu'une énième association de penseurs marketing avec option claquettes.>
Message cité 1 fois Message édité par barbare128 le 24-10-2014 à 15:47:17 |
Publicité | Posté le 24-10-2014 à 16:01:51 |
Seb lahalleaupc Preum's de la base oc :p | Si leur technologie fonctionne et qu'il arrive a la coupler avec les proc AMD sa pourrai permettre a ce dernier de revenir a la hauteur d'Intel.
|
TNZ Ryzen 9 5950X powered ... |
--------------- "Mieux vaut demander à un qui sait plutôt qu'à deux qui cherchent." ... "Le plus dur, c'est de faire simple.", TNZ |
Lightness1024 | Ca ressemble fort a une implementation de ce que le Labri (laboratoire Bordeaux 1) a developpe dans son framework Marcel/PM2. (These de Samuel Thibault). les "bulles" ont ete renommes "virtual core" mais c'est pareil. |
lapin |
|
menfou | Ça existe depuis longtemps en effet, ca en fera un de plus qui partira à la poubelle dans quelques mois.
Message édité par menfou le 24-10-2014 à 18:17:18 |
bjone Insert booze to continue | "Le manque de détails nous laisse pour l'instant circonspects sur la réalité de la solution utilisée."
|
blazkowicz |
Message édité par blazkowicz le 24-10-2014 à 18:37:25 |
Maxwell1664 | C'est des threadlets!!! Comme les wavelets!!! Ca fonctionne avec la Fast Threadlets Transform surement! |
ockiller | C'est assez nébuleux pour moi... Le vrai moteur d'un CPU c'est ses unités d'exécution, pour schématiser y a que ça qui fait le travail utile. Autour de ça il y a déjà une partie très complexe qui essaye de les alimenter au maximum en découpant les files d'instructions en chaines indépendantes. Sur un seul coeur avec un seul thread deux chaines d'instructions peuvent très bien s'exécuter en parallèle sur des unités d'exécution différentes (Out of Order...).
|
Asthon |
Message édité par Asthon le 25-10-2014 à 08:03:22 |
Gigathlon Quad-neurones natif | Je pige pas bien leur position... Intel a déjà commencé à aller vers un modèle similaire et TSX en est la première pierre. De mémoire, AMD avait annoncé quelque chose de similaire aussi.
Message édité par Gigathlon le 25-10-2014 à 10:13:34 |
lapin | TSX est bugger au dernière nouvelle désactivé via mise à jour BIOS/UEFI. |
ockiller | Intel avait proposé une solution plus radicale avec ses Itanium, architecture VLIW, on met le paquet côté puissance de calcul avec une blinde d'unités vectorielles, et on laisse le compilateur gérer tout l'ordonnancement . |
lapin | je croyais que s'était l'architecture EPIC en VLIW, ou il fallait tous dire au compilateur car y avait pas de prédiction de branchement. |
dreambiker82 |
Message édité par dreambiker82 le 25-10-2014 à 11:36:19 |
cocto81 | AIX le fait déjà. Non ?
|
TNZ Ryzen 9 5950X powered ... | A vrai dire, on sait pas trop. Les technos IBM en général sont peu documentées côté utilisateur. Ils ont la culture du secret.
--------------- "Mieux vaut demander à un qui sait plutôt qu'à deux qui cherchent." ... "Le plus dur, c'est de faire simple.", TNZ |
Keser | Cette techno pourrait s'avérer utile pour AMD et certains fabriquant de puce ARM qui ont plus de facilité à multiplier le nombre de core qu'a augmenter les performances pour chaque core.
Message cité 1 fois Message édité par Keser le 25-10-2014 à 15:47:41 |
fkanker |
Message édité par fkanker le 25-10-2014 à 18:23:00 |
rootsayen Jungle Cat | Vu le CV des fondateurs, je dirais plutôt l'aboutissement de quelques choses plutôt qu'une illumination, si jamais leur truc est fonctionnel --------------- "Being solitary is being alone well; being alone luxuriously immersed in doings of your own choice, aware of the fullness of your own presence rather than the absence of others." |
hyksos_sowo | Ce n'est pas bien difficile de distribuer un programme single thread sur plusieurs core... ce qui est difficile c'est de le faire de façon 100% fiable, sans planter ou corrompre les données.... et la marge d'erreur est de 0... donc même si leur bidule est robuste a 99.999% du temps mais introduit un erreur dans 0.001% des cas, ça reste inutilisable et juste bon pour la poubelle. |
Møgluglu | On a des infos un peu plus concrètes ici :
Message édité par Møgluglu le 25-10-2014 à 23:54:05 |
TNZ Ryzen 9 5950X powered ... | Attention aux lecteurs du thread : Ne pas confondre les clusters de core processeur avec les clusters de serveurs.
--------------- "Mieux vaut demander à un qui sait plutôt qu'à deux qui cherchent." ... "Le plus dur, c'est de faire simple.", TNZ |
raptor68 Pouet ! | et sinon on peux mieux payer les codeurs ou ,tout simplement, leurs demander de faire moins vite pour faire mieux (3 mois de plus pour un programme plus efficace à long termes, certes ça rapporte moins en mises à jour et en correctifs, mais ça rapporte plus de clients à la recherche de logiciels de qualité) ... J'ai vu de mes yeux comment on forme les jeunes codeurs, soit à grand renfort de c, de java et parsemé d'assembleur (IUT, Epitech) soit avec des langages sur managé et sans notions de code low level (les formations afpa et consorts dont les programmes (datés de 2003) n'intègrent même pas la notion de thread alors le parallélisme et l'optimisation ...) tout ça pour dire qu'avant de se poser la question de l'optimisation de l’exécution d'un soft, il vaudrait peut être mieux se préoccuper de mieux les coder Message édité par raptor68 le 26-10-2014 à 02:35:58 |
barbare128 pas de koi se rouler par terre | Raptor68> Il faut juste voir la propension entre les bons codeurs et les mauvais codeurs ( attention pas d'amalgame avec un très bon sketch ).
|
Gigathlon Quad-neurones natif |
Message édité par Gigathlon le 26-10-2014 à 10:54:34 |
raptor68 Pouet ! | oui, je sais qu'il y'a une classe thread dans le .Net mais c'est pas vraiment du code toujours très efficace et tu n'a pas vraiment possibilité de faire du vrai parallélisme (sous entendu efficace, les thread marchent bien, mais je ne suis pas sur qu'un usage lourds et massif de ces thread soit réellement efficace sans compter l'impossibilité d'aller piocher des données dans le thread principal comme tu le veux) sans avoir à passer par un wrapper C Message édité par raptor68 le 26-10-2014 à 13:58:36 |
hyksos_sowo | De quoi tu parle?? Y'a aucun problème à faire du multi thread 'lourd' et efficace en C#. C'est même foutrement plus facile que en C/C++. On peut exécuter des bout de code à la volé par n'importe quel thread grâce au dispatcher. Pis le nouveau system de Task que Microsoft ont ajouté a .Net 4.0 simplifie encore plus.
|
Publicité | Posté le |
Page : 1 2 Page Précédente |
Sujets relatifs | |
---|---|
[HFR] Actu : Baisse de prix des APU AMD FM2+ et FM2 | [HFR] Focus : Enermax Twister Storm et Pressure en test |
[HFR] Actu : Pilotes GeForce 344.48 WHQL | [HFR] Actu : 1 Go de DDR4 en 20nm chez Samsung |
[HFR] Actu : Broadwell-E en retard, RDV en 2016 | [HFR] Actu : Skylake-S LGA 1151 en image |
Plus de sujets relatifs à : [HFR] Actu : Coeurs virtuels et parallélisme pour SoftMachines |