Forum |  HardWare.fr | News | Articles | PC | S'identifier | S'inscrire | Shop Recherche
2859 connectés 

  FORUM HardWare.fr
  Hardware
  HFR

  [HFR] Actu : Premières puces en 7nm pour… IBM !

 


 Mot :   Pseudo :  
 
 Page :   1  2
Page Précédente
Auteur Sujet :

[HFR] Actu : Premières puces en 7nm pour… IBM !

n°9550309
C_Wiz
Profil : Equipe HardWare.fr
Posté le 09-07-2015 à 14:10:02  profilanswer
0Votes positifs
 

Alors qu'IBM a revendu son activité fabrication de semi-conducteurs à Global Foundries en octobre dernier (un rachat qui s'est finalisé le premier juillet de ...
Lire la suite ...

mood
Publicité
Posté le 09-07-2015 à 14:10:02  profilanswer
 

n°9550372
taz300
Posté le 09-07-2015 à 14:50:05  profilanswer
1Votes positifs
 

Ca prouve qu'IBM est toujours dans la course "Question recherche". Tout comme Microsoft, après moultes déboires en s'éparpillant dans différents projets peu rentables, IBM se recentre sur son coeur de métier: serveur haut de gamme, services mais surtout recherche.
 
7nm, ca doit bien faire des puces de ~18 ou 20 milliards de transistors (dépendant de la taille de la puce), mais le plus grand pari reste de convaincre l'industrie d'utiliser ses process (Silicium/Germanium etc). Gageons que la course à la finesse accélère à nouveau car ces 2 dernières années c'était pas folichon !


Message édité par taz300 le 09-07-2015 à 14:50:31
n°9550387
Lyto
Posté le 09-07-2015 à 14:58:36  profilanswer
0Votes positifs
 

Encore une fois, merci pour cet article, nettement plus détaillé que ce que j'ai pu voir ailleurs.

n°9550400
Rayaki
Posté le 09-07-2015 à 15:03:55  profilanswer
0Votes positifs
 

de mutualiser leurs efforts pour une éventuelle mise en production, "que l'on n'attend pas de toute manière avant 2018 ou 2019"...
3 à 4 ans, ca va quoi :D

n°9550430
LeiR3@G
Toupie or not toupie ?
Posté le 09-07-2015 à 15:20:54  profilanswer
0Votes positifs
 

Quand on voit AMD crever sur le bas-côté et GloFo se positionner tranquillement en futur incontournable du secteur, ça ferait presque couler une larme...

n°9550443
Wirmish
¡sıɹdɹns zǝɹǝs snoʌ
Posté le 09-07-2015 à 15:28:12  profilanswer
0Votes positifs
 

taz300 a écrit :

7nm, ca doit bien faire des puces de ~18 ou 20 milliards de transistors


Fiji, la puce de la Fury d'AMD, contient 8,9 milliards de transistors... en 28nm.
 
Calcul: 28² / 7² = 16
 
Autrement dit, avec un scaling parfait, une puce en 7nm pourrait contenir environ 16 fois plus de transistors qu'une puce en 28nm.
 
8,9 (Fiji) x 16 = 142 milliards de transistors. [:cerveau dr]

Message cité 2 fois
Message édité par Wirmish le 09-07-2015 à 15:30:58
n°9550477
OrcusZ
Pro AMD | .Net lover
Posté le 09-07-2015 à 15:59:06  profilanswer
0Votes positifs
 

Pourquoi au carré ton calcul ??

n°9550497
hornypupil
Posté le 09-07-2015 à 16:13:50  profilanswer
0Votes positifs
 

[À supprimer]


Message édité par hornypupil le 09-07-2015 à 16:34:07
n°9550500
zard0z
Posté le 09-07-2015 à 16:15:29  profilanswer
0Votes positifs
 

surface /  au carré

n°9550519
OrcusZ
Pro AMD | .Net lover
Posté le 09-07-2015 à 16:28:59  profilanswer
0Votes positifs
 

zard0z a écrit :

surface /  au carré


 
Non mais ça j'avais compris...  
 
Mais si tu pas d'un transistor de 28nm à 7nm, on considère qu'un transistor prend 4 fois moins de place et pas 16 fois moins...  
Donc sur une puce de même taille on peut mettre 4 fois plus de transistor et pas 16 fois plus.
 
Enfin je crois xD


---------------
Made you your own sentence without believing that of the others...
mood
Publicité
Posté le 09-07-2015 à 16:28:59  profilanswer
 

n°9550541
Lt Ripley
Ils ont tout niqué
Posté le 09-07-2015 à 16:45:42  profilanswer
1Votes positifs
 

OrcusZ a écrit :

Mais si tu pas d'un transistor de 28nm à 7nm, on considère qu'un transistor prend 4 fois moins de place et pas 16 fois moins...

Bien sur que si.  C'est comme la 4k, la résolution double en largeur et en hauteur, il y a pas 2x plus de pixels mais 4x (2² ou encore 2x2).
 
Dessine un carré de 1cm x 1cm.  Tu as 1cm²
 
Maintenant double les dimensions : 2cm x 2cm : Tu as bien 4cm², et non 2cm²

n°9550545
sadicologu​e
What's in the booox!!!
Posté le 09-07-2015 à 16:51:50  profilanswer
0Votes positifs
 

Lt Ripley a écrit :

Bien sur que si.  C'est comme la 4k, la résolution double en largeur et en hauteur, il y a pas 2x plus de pixels mais 4x (2² ou encore 2x2).
 
Dessine un carré de 1cm x 1cm.  Tu as 1cm²
 
Maintenant double les dimensions : 2cm x 2cm : Tu as bien 4cm², et non 2cm²


 
y'a encore des gens qui bug la dessus :??:  :(

n°9550554
DarkHorse
Posté le 09-07-2015 à 17:01:38  profilanswer
0Votes positifs
 

sadicologue a écrit :


 
y'a encore des gens qui bug la dessus :??:  :(


 
Faut croire que le temps des examens est passé, du coup ils font un RàZ :D


---------------
Corvette C5 Coupé owner
n°9550555
Wirmish
¡sıɹdɹns zǝɹǝs snoʌ
Posté le 09-07-2015 à 17:02:22  profilanswer
2Votes positifs
 

sadicologue a écrit :

y'a encore des gens qui bug la dessus :??:  :(

Bah, c'est comme ça qu'on apprend. :jap:

 
DarkHorse a écrit :

Faut croire que le temps des examens est passé, du coup ils font un RàZ :D

Bah, c'est comme ça qu'on désapprend. :jap:


Message édité par Wirmish le 09-07-2015 à 17:04:56
n°9550564
fredo3
Posté le 09-07-2015 à 17:06:01  profilanswer
0Votes positifs
 

IBM la seule boîte qui aurait pu concurrencer Intel à mon avis.
Dommage qu'ils aient laissé tomber le secteur grand public et se désengage peu à peu des semiconducteurs.


Message édité par fredo3 le 09-07-2015 à 17:12:48
n°9550591
Wirmish
¡sıɹdɹns zǝɹǝs snoʌ
Posté le 09-07-2015 à 17:20:17  profilanswer
0Votes positifs
 

OrcusZ a écrit :

Non mais ça j'avais compris...  
 
Mais si tu pas d'un transistor de 28nm à 7nm, on considère qu'un transistor prend 4 fois moins de place et pas 16 fois moins...


Comme les autres l'ont dit, t'as oublié un truc.
 
Le transistor prend 4 fois moins de place en largeur... et 4 fois moins de place en hauteur.
 
4 x 4 = 16
 
Maintenant que tu as retenu la leçon, on va pousser un peu plus loin...
 
Tu vas calculer le nombre de puces Fiji qu'on pourrait mettre sur un wafer si elles étaient gravées en 7nm.
· Taille de Fiji (s) : 596 mm²
· Diamètre d'un wafer (d) : 300mm
· Formule:
http://media.bestofmicro.com/I/N/261167/original/2nvbfw2.jpg
Allez, j'attends la réponse... [:deiphine]

n°9550594
pkoka
Posté le 09-07-2015 à 17:23:38  profilanswer
1Votes positifs
 

Sauf que le Wafer est rond alors que la puce est carrée.
Donc il y aura forcément des chutes, ou j'ai loupé un truc...

n°9550598
Lt Ripley
Ils ont tout niqué
Posté le 09-07-2015 à 17:25:48  profilanswer
0Votes positifs
 

Si la puce était ronde aussi il y aurait des chutes  :whistle:

n°9550600
fredo3
Posté le 09-07-2015 à 17:27:07  profilanswer
0Votes positifs
 

pkoka a écrit :

Sauf que le Wafer est rond alors que la puce est carrée.
Donc il y aura forcément des chutes, ou j'ai loupé un truc...


Et à ton avis sa formule c'est quoi?
...


Message édité par fredo3 le 09-07-2015 à 17:27:44
n°9550603
lapin
Posté le 09-07-2015 à 17:28:14  profilanswer
0Votes positifs
 

y a du déchet dans les WAFER, que se soit carré ou pas.
 
Pi c'est pour les cercles non !!?


Message édité par lapin le 09-07-2015 à 17:28:49
n°9550606
fredo3
Posté le 09-07-2015 à 17:32:46  profilanswer
0Votes positifs
 

Cette formule prend justement en compte que le wafer est rond et le die carré, même si ca reste qu'une approximation.


Message édité par fredo3 le 09-07-2015 à 17:33:02
n°9550608
C_Wiz
Profil : Equipe HardWare.fr
Posté le 09-07-2015 à 17:33:09  profilanswer
0Votes positifs
 

Lt Ripley a écrit :

C'est comme la 4k, la résolution double en largeur et en hauteur, il y a pas 2x plus de pixels mais 4x (2² ou encore 2x2).

Pour la théorie c'est ça, en pratique le scaling dépend d'un tas de facteurs.
 
Tout ne scale pas a la même vitesse, la SRAM, les transistors logiques, la manière dont on les place, tout ca dépend d'un tas de facteurs. En plus 14/16, 10, 7 ne signifient en gros pas grand chose dans l'ère moderne parce que les nomenclatures sont basées sur un modèle complexe avec des tas d'équivalences pour prendre en compte les changements.  
 
Ca ressemble a de l'anarchie mais il y a quand même de la standardisation avec l'ITRS (International Technology Roadmap for Semiconductors) qui, c'est dans son nom, donne la roadmap pour tout le monde (chaque fabricant dévie un peu mais en gros il faut être dans le cadre pour appeller son process d'une certaine manière).  
 
La roadmap 2013 est la en PDF : http://public.itrs.net/ITRS%201999 [...] yTable.pdf
 
Si on regarde on voit dans les premières lignes des half-pitchs (la moitié de l'écart entre 2 éléments) pour la SRAM, et aussi les FinFET. On voit par exemple que le half pitch des FinFET réduit assez fortement (les transistors sont plus serrés) mais la largeur des fins scale beaucoup moins vite.  
 
Tout ca pour dire qu'en gros on sera loin du scaling mathématique. Pour prendre un exemple, entre 28 et 20nm le scaling était de 1.9x chez TSMC mais seulement 2.1x entre 28 et 16 (20 et 16 partagent une partie du process).

Message cité 1 fois
Message édité par C_Wiz le 09-07-2015 à 17:34:50
n°9550610
Wirmish
¡sıɹdɹns zǝɹǝs snoʌ
Posté le 09-07-2015 à 17:36:15  profilanswer
0Votes positifs
 

pkoka a écrit :

Sauf que le Wafer est rond alors que la puce est carrée.
Donc il y aura forcément des chutes, ou j'ai loupé un truc...

lapin a écrit :

y a du déchet dans les WAFER, que se soit carré ou pas.


Mais plus la puce est petite, moins y'a de pertes sur le périmètre.
Et plus elle est petite, moins y'a de pertes dû aux défauts du wafer.
 
http://fototelega.ru/wp-content/uploads/2015/05/Wafer_dies_yield_model.png
 
Mais plus la finesse de gravure utilisée est petite, plus le wafer coûte cher, mais moins la puce consomme.
Et c'est pour ça que ce n'est pas toujours la plus petite finesse de gravure qui est la plus intéressante.
 
http://upload.news.cecb2b.com/2014/0219/1392774509698.jpg
 
 

C_Wiz a écrit :

Pour la théorie c'est ça, en pratique le scaling dépend d'un tas de facteurs.

C'est exactement pour ça que j'ai écrit ceci:

Wirmish a écrit :

Autrement dit, avec un scaling parfait, une puce ...


 
 
P.-S.: Une page web qui permet de calculer le nombre de puces par wafer: LIEN


Message édité par Wirmish le 09-07-2015 à 17:43:28
n°9550618
Lt Ripley
Ils ont tout niqué
Posté le 09-07-2015 à 17:42:31  profilanswer
0Votes positifs
 

Wirmish a écrit :

Allez, j'attends la réponse... [:deiphine]

Je trouve 95... ça me semble faiblard

Message cité 1 fois
Message édité par Lt Ripley le 09-07-2015 à 17:42:47
n°9550623
Wirmish
¡sıɹdɹns zǝɹǝs snoʌ
Posté le 09-07-2015 à 17:48:02  profilanswer
0Votes positifs
 

Lt Ripley a écrit :

Je trouve 95... ça me semble faiblard


À l'oeil j'avais calculé 91, donc ça me semble bon.

n°9550636
Lt Ripley
Ils ont tout niqué
Posté le 09-07-2015 à 18:01:52  profilanswer
0Votes positifs
 

Wirmish a écrit :


À l'oeil j'avais calculé 91, donc ça me semble bon.

Pour un serrurier c'est pas mal !  [:jpm1:2]   Mais bon tu avais préparé le terrain avec un S et un d ou on ne pouvait pas se tromper, visiblement
 
Edit : c'est dingue je pensais pas qu'une formule puisse calculer ça

Message cité 1 fois
Message édité par Lt Ripley le 09-07-2015 à 18:03:28
n°9550710
Wirmish
¡sıɹdɹns zǝɹǝs snoʌ
Posté le 09-07-2015 à 19:00:22  profilanswer
0Votes positifs
 

Lt Ripley a écrit :

Edit : c'est dingue je pensais pas qu'une formule puisse calculer ça


Y'a rien là!  :non:  
 
La formule la plus complexe que j'utilise dans mes logiciels est celle qui calcule le poids de l'équipement pouvant être transporté par un personnage selon son niveau de force. Ceux qui pensent à D&D, Pathfinder, et autres jeux de rôle compatibles d20 ont tout compris. [:war3_hum]
 
Cette formule permet de remplacer cette table: LIEN
 
Pour ceux que ça intéresse, voici la formule au format Excel/Calc:
(Data.AF9 = cellule contenant la valeur représentant la force: habituellement situé entre 10 et 18) :
 
PoidsMax = SI (Data.AF9<10; Data.AF9*10; ARRONDI(25*2^(Data.AF9/5) / (5*2^ENT((Data.AF9-10)/5));0)*5*2^ENT((Data.AF9-10)/5))
 
[:pampers] [:sunnycat:2] [:re lacks:3] [:chewee297:3]
 

Spoiler :

http://img15.hostingpics.net/pics/4441023dnnj0.jpg

n°9550789
Xixou2
Posté le 09-07-2015 à 19:46:26  profilanswer
0Votes positifs
 

Pas oublier que certaines applications, genre automotive, ne peuvent pas utiliser la plus petite techno si elle n'a pas été validée auparavant (haut voltage 12V sur les pads, hautes températures, ...).

n°9550862
daerlnaxe
Posté le 09-07-2015 à 20:23:05  profilanswer
0Votes positifs
 

le carré le plus grand inscrit dans un cercle aurait il pour demi diagonale le rayon du dit cercle ..làlàlallalalalaa pouet meuh

n°9550958
shaq46
Posté le 09-07-2015 à 22:11:24  profilanswer
0Votes positifs
 

ça y est tout d'un coup on a à faire à tous les experts lool


Message édité par shaq46 le 09-07-2015 à 22:11:39
n°9550994
DarkHorse
Posté le 09-07-2015 à 22:55:08  profilanswer
0Votes positifs
 

Lt Ripley a écrit :

Si la puce était ronde aussi il y aurait des chutes  :whistle:


 
Pas forcément, il y a le cas d'exception lorsque la puce fait le même diamètre que le wafer :jap:


---------------
Corvette C5 Coupé owner
n°9551145
maven
Posté le 10-07-2015 à 01:33:05  profilanswer
0Votes positifs
 

ils nont qu'à faire des wafers en dent de scie :)

n°9551207
azzal
Posté le 10-07-2015 à 07:24:34  profilanswer
0Votes positifs
 

Bah moi, en regardant la photo j'aurai parié mes congés payés que les petites carotte mesurent 28nm ou il y à quelque chose que j'ai pas saisi?

n°9551223
OrcusZ
Pro AMD | .Net lover
Posté le 10-07-2015 à 08:32:32  profilanswer
0Votes positifs
 

Wirmish a écrit :


Comme les autres l'ont dit, t'as oublié un truc.
 
Le transistor prend 4 fois moins de place en largeur... et 4 fois moins de place en hauteur.
 
4 x 4 = 16
 
Maintenant que tu as retenu la leçon, on va pousser un peu plus loin...
 
Tu vas calculer le nombre de puces Fiji qu'on pourrait mettre sur un wafer si elles étaient gravées en 7nm.
· Taille de Fiji (s) : 596 mm²
· Diamètre d'un wafer (d) : 300mm
· Formule:
http://media.bestofmicro.com/I/N/2 [...] nvbfw2.jpg
Allez, j'attends la réponse... [:deiphine]


 

Wirmish a écrit :


Fiji, la puce de la Fury d'AMD, contient 8,9 milliards de transistors... en 28nm.
 
Calcul: 28² / 7² = 16
 
Autrement dit, avec un scaling parfait, une puce en 7nm pourrait contenir environ 16 fois plus de transistors qu'une puce en 28nm.
 
8,9 (Fiji) x 16 = 142 milliards de transistors. [:cerveau dr]


 
Je suis peut être null en math mais je suis malin  :jap:  
 
 
 


---------------
Made you your own sentence without believing that of the others...
n°9551236
Lt Ripley
Ils ont tout niqué
Posté le 10-07-2015 à 08:45:28  profilanswer
0Votes positifs
 

azzal a écrit :

Bah moi, en regardant la photo j'aurai parié mes congés payés que les petites carotte mesurent 28nm ou il y à quelque chose que j'ai pas saisi?

Ouais c'est vrai ça

n°9551259
C_Wiz
Profil : Equipe HardWare.fr
Posté le 10-07-2015 à 09:38:09  profilanswer
0Votes positifs
 

azzal a écrit :

Bah moi, en regardant la photo j'aurai parié mes congés payés que les petites carotte mesurent 28nm ou il y à quelque chose que j'ai pas saisi?


Pas loin ! Cf mon message précédent, on mesure différentes choses à différents endroits, il y a beaucoup d'équivalence, pas grand chose ne mesure 7nm précisément. Dans le tableau que j'avais linké, 2 valeurs comptent, la largeur des fins, et l'espacement entre les fins.  
 
En pratique sur la photo, les fins sont en noirs, la partie "qui compte" c'est celle en haut ou on voit la ligne. La largeur du Fet se mesure en haut. L'espacement des "carottes" c'est le pitch (half pitch dans le tableau), le 7nm permet théoriquement de les serrer beaucoup plus qu'avant.  
 
Le half pitch sur la roadmap est a 19nm (donc 38nm entre deux fins), ils sont effectivement à première vue en dessous de ce qui est demandé par la roadmap (on mesure 28/29 a l'oeil, bien vu ;)). IBM annonce effectivement avoir atteint moins de 30 pour le pitch pour info !

n°9551312
Jerry_Cbn
Posté le 10-07-2015 à 10:35:45  profilanswer
0Votes positifs
 

C'est impressionnant quand même. Mais .. quelle est la limite théorique ? La taille de l'atome ? On en est encore loin, ou pas tant que ça ?

n°9551317
Jerry_Cbn
Posté le 10-07-2015 à 10:38:45  profilanswer
0Votes positifs
 

azzal a écrit :

Bah moi, en regardant la photo j'aurai parié mes congés payés que les petites carotte mesurent 28nm ou il y à quelque chose que j'ai pas saisi?


 
Avec un bon zoom et un simple produit en croix, je trouve 27,4 nm ;)

n°9551420
azzal
Posté le 10-07-2015 à 12:48:24  profilanswer
0Votes positifs
 

On peut en effet voir sur la roadmap que l'appellation "gravure en 7nm"
correspond à un "half pitch" de 19nm (maximum j'imagine); merci pour pour l'éclaircissement C_Wiz et au matheux aussi ça commence à rentrer!  

n°9551443
bertifou
Posté le 10-07-2015 à 13:10:02  profilanswer
0Votes positifs
 

Jerry_Cbn a écrit :

C'est impressionnant quand même. Mais .. quelle est la limite théorique ? La taille de l'atome ? On en est encore loin, ou pas tant que ça ?


 
L'atome de silicium a un rayon de 0.111 nm, donc à 7 nm il en reste déjà juste 31... et je ne sais pas combien ils doivent en garder pour que le silicium conserve ses propriétés électriques.

Message cité 1 fois
Message édité par bertifou le 10-07-2015 à 13:17:59
mood
Publicité
Posté le   profilanswer
 

 Page :   1  2
Page Précédente

Aller à :
Ajouter une réponse
  FORUM HardWare.fr
  Hardware
  HFR

  [HFR] Actu : Premières puces en 7nm pour… IBM !

 

Sujets relatifs
[HFR] Actu : Pilotes AMD Catalyst 15.7 WHQL[HFR] Actu : AMD lance la FirePro S9170: Hawaii et 32 Go
[HFR] Actu : Prévisions AMD en baisse[HFR] Focus : Core i5-5675C : Broadwell côté CPU en test
[HFR] Actu : Samsung 850 EVO et 850 Pro en version 2 To[HFR] Actu : Une GeForce GTX 950 en préparation ?
Plus de sujets relatifs à : [HFR] Actu : Premières puces en 7nm pour… IBM !


Copyright © 1997-2022 Hardware.fr SARL (Signaler un contenu illicite / Données personnelles) / Groupe LDLC / Shop HFR