|
Bas de page | |
---|---|
Auteur | Sujet : [HFR] Actu : 128 lignes PCIe pour le Zen Naples |
fredlegone Profil : Equipe HardWare.fr | Déjà aperçu lors de l'AMD Tech Summit, le CPU Ryzen à 32 coeurs, nom de code Naples, a récemment refait parler de lui. Pour rappel, Naples est un futur ...
|
Publicité | Posté le 16-01-2017 à 20:37:49 |
Dark Schneiderr ⭐⭐ | Belle bête ! |
ccomesa Mr Slogan | 64 threads avec la conso inférieur à un fx 95.. chapeau amd Message édité par ccomesa le 16-01-2017 à 21:40:45 |
fredo3 | L'horreur niveau routage des pistes que ca doit être, purée
Message édité par fredo3 le 16-01-2017 à 21:40:55 |
CardinalFuneste | Avec ça les instructions 3d now doivent dépoter |
Xixou2 | orgasme ^^
|
Krutors | J'en prendrais pour 1 Dollar !! --------------- Ryzen 5 5600X - Asus Strix B450-F - 2x PNY CS3060 2 To - Sapphire 6950XT Nitro+ - EVGA Supernova GT 1000W - Bequiet Silent Base 802 |
errorsystem29 | si le proc est à moins de 3000$, pourquoi pas? ^^ |
theangel540 | 128 lignes > GPUs > Ferme OpenCL/Cuda ?
|
Publicité | Posté le 16-01-2017 à 23:59:01 |
carrera |
--------------- ---I like Scsi--- |
samurai80 | 8 canaux de DDR4, 128 lignes PCIe 3.0 (8Gb/s), des liens Infiniband EDR (25Gb/s x4), c'est un socket 5000 pins ou wtf ?? Message édité par samurai80 le 17-01-2017 à 13:42:05 |
crozet-magenta pas si nouille que ça |
|
B00lay Ier |
|
TotalRecall Modérateur |
Message édité par TotalRecall le 17-01-2017 à 17:47:37 --------------- Réalisation amplis classe D / T Topic .Net - C# @ Prog |
samurai80 |
Pour exemple puisque je bosse sur des FPGAs, voici le FPGA avec le plus de "transceivers" serie (un transceiver = systeme d'entree sortie complexe pour les transmissions serie jusqu'a 32Gb/s, permettant le PCIe ou l'Infiniband par exemple): Il y en a 128 lignes reparties a gauche et a droite de la puce. On trouve aussi 3 banques d'IOs classiques en haut et 3 en bas, pouvant etre utilisees notamment pour des interfaces DDR4. Sachant qu'il faut 3 de ces banques pour un controlleur DDR4 de 64b, on arrive tout juste a faire tenir 2 controlleur DDR4, et encore il y a d'autres IOs necessaires qu'on n'aura probablement pas la place de mettre. Donc meme sur une puce aussi enorme (2577 pins ca commence a faire), on arrive a peine a mettre 128 lignes et 2 controlleurs DDR4. Et deja la le routage d'un chip de 2577 pins pitch 1mm 52,5mm x 52,5mm c'est pas mal chaud (genre PCB 24 couches), alors si il faut rajouter encore 6 controlleurs DDR4, ca semble mission impossible... Message cité 1 fois Message édité par samurai80 le 18-01-2017 à 11:33:52 |
B00lay Ier |
|
samurai80 |
Au niveau des IOs je pense pas qu'il y ait tant de difference entre un FPGA et un ASIC.
Message édité par samurai80 le 19-01-2017 à 12:51:12 |
B00lay Ier | Xeon Phi : 6x DDR4 + 36x PCIe -> 3647 pads.
|
samurai80 |
Message édité par samurai80 le 19-01-2017 à 09:54:54 |
B00lay Ier | Les mobos qu'on a vu passer n'ont pas l'air d'avoir de companion chip, chaque socket est encadré par ses 2x4 barrettes et derrière c'est pour ainsi dire que les slots.
|
Regla88 | 64 threads sur un CPU, belle performance, à voir à l'usage ce que ça donnera, mais le prix risque de refroidir. |
samurai80 |
Message édité par samurai80 le 19-01-2017 à 12:56:17 |
Publicité | Posté le |
Sujets relatifs | |
---|---|
[HFR] Actu : Cinq nouveaux NUC en Kaby Lake | [Actu] PC-Look c'est finis.... |
[HFR] Actu : 12nm et EUV à 7nm pour TSMC | [HFR] Actu : Le mini-STX se précise chez ASRock |
[HFR] Actu : Les ventes de PC continuent de reculer | [HFR] Actu : Un concept d'écran-PC pour l'e-sport |
Plus de sujets relatifs à : [HFR] Actu : 128 lignes PCIe pour le Zen Naples |