Forum |  HardWare.fr | News | Articles | PC | S'identifier | S'inscrire | Shop Recherche
2982 connectés 

  FORUM HardWare.fr
  Hardware
  HFR

  [HFR] Actu : 128 lignes PCIe pour le Zen Naples

 


 Mot :   Pseudo :  
 
Bas de page
Auteur Sujet :

[HFR] Actu : 128 lignes PCIe pour le Zen Naples

n°10045780
fredlegone
Profil : Equipe HardWare.fr
Posté le 16-01-2017 à 20:37:49  profilanswer
0Votes positifs
 

Déjà aperçu lors de l'AMD Tech Summit, le CPU Ryzen à 32 coeurs, nom de code Naples, a récemment refait parler de lui.

 

Pour rappel, Naples est un futur ...
Lire la suite ...

mood
Publicité
Posté le 16-01-2017 à 20:37:49  profilanswer
 

n°10045786
Dark Schne​iderr
⭐⭐
Posté le 16-01-2017 à 20:44:50  profilanswer
3Votes positifs
 

Belle bête !

n°10045830
ccomesa
Mr Slogan
Posté le 16-01-2017 à 21:39:29  profilanswer
1Votes positifs
 

64 threads avec la conso inférieur à un fx 95.. chapeau amd


Message édité par ccomesa le 16-01-2017 à 21:40:45
n°10045831
fredo3
Posté le 16-01-2017 à 21:40:00  profilanswer
5Votes positifs
 

L'horreur niveau routage des pistes que ca doit être, purée :D
 

ccomesa a écrit :

64 threads avec la conso d'un fx 95.. chapeau amd


Oui enfin faut voir la fréquence aussi :o


Message édité par fredo3 le 16-01-2017 à 21:40:55
n°10045832
CardinalFu​neste
Posté le 16-01-2017 à 21:40:38  profilanswer
1Votes positifs
 

Avec ça les instructions  3d now doivent dépoter :D

n°10045839
Xixou2
Posté le 16-01-2017 à 21:47:25  profilanswer
0Votes positifs
 

orgasme ^^

n°10045851
Krutors
Posté le 16-01-2017 à 21:56:09  profilanswer
3Votes positifs
 

J'en prendrais pour 1 Dollar !!


---------------
Ryzen 5 5600X -  Asus Strix B450-F - 2x PNY CS3060 2 To - Sapphire 6950XT Nitro+ - EVGA Supernova GT 1000W - Bequiet Silent Base 802
n°10045858
errorsyste​m29
Posté le 16-01-2017 à 22:05:09  profilanswer
1Votes positifs
 

si le proc est à moins de 3000$, pourquoi pas? ^^

n°10045927
theangel54​0
Posté le 16-01-2017 à 23:28:39  profilanswer
0Votes positifs
 

128 lignes > GPUs > Ferme OpenCL/Cuda ?

n°10045939
alexdey
Posté le 16-01-2017 à 23:59:01  profilanswer
0Votes positifs
 

Si je dis pas de bêtises, Naples c'est 4 dies ryzen mis sur un même package nan ?  
Les ryzen 8 cores gèrent pas 32 lignes pcie 3.0 (pas sans chipset). Est ce que AMD garde des lignes inutilisées (segmentation de la gamme? pas assez de pin sur AM4 ?)?
En tout cas c'est clairement des cpus interessant pour les gros serveurs de calcul: 2*(32c/64t) + 8/16 GPU (vega mi25) ça ferait une certaine quantité de TFLOPs ! ;)

mood
Publicité
Posté le 16-01-2017 à 23:59:01  profilanswer
 

n°10045956
carrera
Posté le 17-01-2017 à 03:14:15  profilanswer
0Votes positifs
 

[:tomilou]  [:xp1700]


---------------
---I like Scsi---
n°10046520
samurai80
Posté le 17-01-2017 à 13:40:08  profilanswer
0Votes positifs
 

8 canaux de DDR4, 128 lignes PCIe 3.0 (8Gb/s), des liens Infiniband EDR (25Gb/s x4), c'est un socket 5000 pins ou wtf ??


Message édité par samurai80 le 17-01-2017 à 13:42:05
n°10046828
crozet-mag​enta
pas si nouille que ça
Posté le 17-01-2017 à 17:25:17  profilanswer
0Votes positifs
 

samurai80 a écrit :

8 canaux de DDR4, 128 lignes PCIe 3.0 (8Gb/s), des liens Infiniband EDR (25Gb/s x4), c'est un socket 5000 pins ou wtf ??


Les opteron 6000 ont un cpu avec 2 dies et utilisent un socket avec 1944 pins. Puisque les 32 cores seraient composés de 4 dies par cpu, on peut supposer que le socket sera plus grand que l'actuel ce qui laisse de la place pour mettre plus de pins :)

n°10046837
B00lay Ier
Posté le 17-01-2017 à 17:32:55  profilanswer
0Votes positifs
 

alexdey a écrit :

Si je dis pas de bêtises, Naples c'est 4 dies ryzen mis sur un même package nan ?  
Les ryzen 8 cores gèrent pas 32 lignes pcie 3.0 (pas sans chipset). Est ce que AMD garde des lignes inutilisées (segmentation de la gamme? pas assez de pin sur AM4 ?)?
En tout cas c'est clairement des cpus interessant pour les gros serveurs de calcul: 2*(32c/64t) + 8/16 GPU (vega mi25) ça ferait une certaine quantité de TFLOPs ! ;)


PCIe, SATA et USB peuvent utiliser les mêmes lignes, le southbridge est aussi connecté en PCIe 4x.
 
Si ils utilisent effectivement 4 dies, ils ont de fortes chances d'être identiques aux Ryzen grand public.

n°10046847
TotalRecal​l
Modérateur
Posté le 17-01-2017 à 17:47:20  profilanswer
1Votes positifs
 

fredo3 a écrit :

L'horreur niveau routage des pistes que ca doit être, purée :D


Exactement ce que je me suis dit aussi en lisant la news :D.
Ca va être le moment de fouiller les brevets de PCB à plus de 32 couches :fouyaya:


Message édité par TotalRecall le 17-01-2017 à 17:47:37

---------------
Réalisation amplis classe D / T      Topic .Net - C# @ Prog
n°10047398
samurai80
Posté le 18-01-2017 à 11:27:46  profilanswer
0Votes positifs
 

crozet-magenta a écrit :


Les opteron 6000 ont un cpu avec 2 dies et utilisent un socket avec 1944 pins. Puisque les 32 cores seraient composés de 4 dies par cpu, on peut supposer que le socket sera plus grand que l'actuel ce qui laisse de la place pour mettre plus de pins :)


 :non:
Le soucis c'est pas ce qui est a l'interieur, 1, 2, 4 dies, 32 cores, ou ce que tu veux, on s'en fout, le soucis c'est les IOs. Tu ne peux pas avoir un socket avec un nombre infini de pins, c'est juste pas realisable (en termes de routage etc). Pour 8 canaux de DDR4 (8x64b), 128 lignes PCIe 3.0 (8Gb/s), des liens Infiniband EDR (25Gb/s x4) 1944 pins tu es TRES loin du compte.

 

Pour exemple puisque je bosse sur des FPGAs, voici le FPGA avec le plus de "transceivers" serie (un transceiver = systeme d'entree sortie complexe pour les transmissions serie jusqu'a 32Gb/s, permettant le PCIe ou l'Infiniband par exemple):
http://i.imgur.com/WBqaawL.png

 

Il y en a 128 lignes reparties a gauche et a droite de la puce. On trouve aussi 3 banques d'IOs classiques en haut et 3 en bas, pouvant etre utilisees notamment pour des interfaces DDR4. Sachant qu'il faut 3 de ces banques pour un controlleur DDR4 de 64b, on arrive tout juste a faire tenir 2 controlleur DDR4, et encore il y a d'autres IOs necessaires qu'on n'aura probablement pas la place de mettre.

 

Donc meme sur une puce aussi enorme (2577 pins ca commence a faire), on arrive a peine a mettre 128 lignes et 2 controlleurs DDR4. Et deja la le routage d'un chip de 2577 pins pitch 1mm 52,5mm x 52,5mm c'est pas mal chaud (genre PCB 24 couches), alors si il faut rajouter encore 6 controlleurs DDR4, ca semble mission impossible...

Message cité 1 fois
Message édité par samurai80 le 18-01-2017 à 11:33:52
n°10047594
B00lay Ier
Posté le 18-01-2017 à 14:27:54  profilanswer
0Votes positifs
 

samurai80 a écrit :

http://i.imgur.com/WBqaawL.png
 
Il y en a 128 lignes reparties a gauche et a droite de la puce. On trouve aussi 3 banques d'IOs classiques en haut et 3 en bas, pouvant etre utilisees notamment pour des interfaces DDR4. Sachant qu'il faut 3 de ces banques pour un controlleur DDR4 de 64b, on arrive tout juste a faire tenir 2 controlleur DDR4, et encore il y a d'autres IOs necessaires qu'on n'aura probablement pas la place de mettre.
 
Donc meme sur une puce aussi enorme (2577 pins ca commence a faire), on arrive a peine a mettre 128 lignes et 2 controlleurs DDR4. Et deja la le routage d'un chip de 2577 pins pitch 1mm 52,5mm x 52,5mm c'est pas mal chaud (genre PCB 24 couches), alors si il faut rajouter encore 6 controlleurs DDR4, ca semble mission impossible...


Y'a pas mal de pads inutilisés là, non?
 
On peut pas comparer directement un FPGA par nature configurable et un CPU/SoC pour lequel les signaux sont dédiés, mais je reconnais que les 8 canaux DDR4 ça me semble délicat, pour ne pas dire stupide, d'ailleurs IBM le faisait avec un northbridge séparé (même si ils lui donnaient un joli nom, ça restait un northbridge).

n°10047630
samurai80
Posté le 18-01-2017 à 14:47:47  profilanswer
0Votes positifs
 

B00lay Ier a écrit :


Y'a pas mal de pads inutilisés là, non?


Non, pour la quasi totalite des pins non affiches, ce sont des pins d'alims ou de masse. Une vue plus detaillee du meme package mais sur un FPGA un poil plus petit (8 transceivers 30Gbps sont desactives):
http://i.imgur.com/zCSvupf.png
Pour rappel a un 1v un chip de 100W c'est en gros 100A, et les transceivers consomment beaucoup.
 

B00lay Ier a écrit :


On peut pas comparer directement un FPGA par nature configurable et un CPU/SoC pour lequel les signaux sont dédiés, mais je reconnais que les 8 canaux DDR4 ça me semble délicat, pour ne pas dire stupide, d'ailleurs IBM le faisait avec un northbridge séparé (même si ils lui donnaient un joli nom, ça restait un northbridge).

Au niveau des IOs je pense pas qu'il y ait tant de difference entre un FPGA et un ASIC.
EDIT: mon collegue de boulot me dit que les ASICs (par opposition aux FPGAs) sont plus permissifs au niveau des IOs, donc un peu plus denses a priori.


Message édité par samurai80 le 19-01-2017 à 12:51:12
n°10047677
B00lay Ier
Posté le 18-01-2017 à 15:27:12  profilanswer
0Votes positifs
 

Xeon Phi : 6x DDR4 + 36x PCIe -> 3647 pads.
 
Faut vraiment compter dans les 5000 pour Naples, ça fait un beau bébé.

n°10048419
samurai80
Posté le 19-01-2017 à 09:33:50  profilanswer
0Votes positifs
 

B00lay Ier a écrit :

Xeon Phi : 6x DDR4 + 36x PCIe -> 3647 pads.

 

Faut vraiment compter dans les 5000 pour Naples, ça fait un beau bébé.


5000 ca me semble impossible. Je me trompe peut etre mais a mon humble avis tout n'est pas sur un meme package et c'est de l'ensemble de la plateforme Naples dont il est question.


Message édité par samurai80 le 19-01-2017 à 09:54:54
n°10048620
B00lay Ier
Posté le 19-01-2017 à 12:03:21  profilanswer
0Votes positifs
 

Les mobos qu'on a vu passer n'ont pas l'air d'avoir de companion chip, chaque socket est encadré par ses 2x4 barrettes et derrière c'est pour ainsi dire que les slots.
 
https://forums.anandtech.com/thread [...] F.2483466/
 
Note la comparaison avec le LGA3647, le socket SP3 a bien l'air aussi long et ~30% plus large

n°10048635
Regla88
Posté le 19-01-2017 à 12:22:40  profilanswer
0Votes positifs
 

64 threads sur un CPU, belle performance, à voir à l'usage ce que ça donnera, mais le prix risque de refroidir.

n°10048658
samurai80
Posté le 19-01-2017 à 12:55:33  profilanswer
0Votes positifs
 

B00lay Ier a écrit :

Les mobos qu'on a vu passer n'ont pas l'air d'avoir de companion chip, chaque socket est encadré par ses 2x4 barrettes et derrière c'est pour ainsi dire que les slots.

 

https://forums.anandtech.com/thread [...] F.2483466/

 

Note la comparaison avec le LGA3647, le socket SP3 a bien l'air aussi long et ~30% plus large


Ah effectivement ils parlent de 4094 pins :ouch: Et mon collegue me dit que les ASICs permettent une densite legerement superieures aux FPGAs au niveau des IOs avec un peu moins de couches de PCB egalement. Donc 4K pins pourraient bien suffire a faire rentrer tous les controlleurs memoire et les lignes PCIe ou IB. N'empeche qu'en dual socket ca doit faire une belle mobo quand meme :lol:


Message édité par samurai80 le 19-01-2017 à 12:56:17
mood
Publicité
Posté le   profilanswer
 


Aller à :
Ajouter une réponse
  FORUM HardWare.fr
  Hardware
  HFR

  [HFR] Actu : 128 lignes PCIe pour le Zen Naples

 

Sujets relatifs
[HFR] Actu : Cinq nouveaux NUC en Kaby Lake[Actu] PC-Look c'est finis....
[HFR] Actu : 12nm et EUV à 7nm pour TSMC[HFR] Actu : Le mini-STX se précise chez ASRock
[HFR] Actu : Les ventes de PC continuent de reculer[HFR] Actu : Un concept d'écran-PC pour l'e-sport
Plus de sujets relatifs à : [HFR] Actu : 128 lignes PCIe pour le Zen Naples


Copyright © 1997-2022 Hardware.fr SARL (Signaler un contenu illicite / Données personnelles) / Groupe LDLC / Shop HFR