super_newbie_pro A ta dispoition frère geek :P | 28nm : TSMC prend de vitesses ses concurrents.
Permettez-moi de transmettre ici un communiqué de TSMC très important qu'Andrew Shepard vient de me faire parvenir à l'instant, puisqu'il donne une vue assez intéressante des futures évolutions sur les 12 / 24 prochains mois en matière de finesse de gravure et donc, potentiellement pour les GPU.
--------------------
Citation :
De : Andrew Shephard
Envoyé : lundi 27 octobre 2008 20:01
À : moi
Objet : Re: 40nm, TSMC and GPU production
Importance : Haute
Here's one French link but I accept there are few press in France which cover TSMC.
Best regards
Andrew
http://www.electronique.biz/editor [...] hez-tsmc./
TSMC’s 28nm To Be a Full Node Process
Next generation 28nm process provides first comprehensive manufacturing platform featuring both high-k metal gate and silicon oxynitride
Issued by: TSMC
Issued on: 2008/09/29
Hsinchu, Taiwan, R.O.C. 29 September 2008 - TSMC (TSE: 2330, NYSE: TSM) today announced it plans to deliver its 28nm process as a full node technology offering the option of both high-k metal gate (HKMG) and silicon oxynitride (SiON) material to support different customer applications and performance requirements. Initial production is expected in the first quarter of 2010.
The 28nm node will be a full node in TSMC’s manufacturing-flexible 28nm family, so named because it is the only family of processes at these geometries to offer either a HKMG or SiON transistor option. Multiple customers are working with TSMC to develop 28nm product designs. These collaborations have matched the most appropriate transistor material with the desired speed, power, and cost requirements.
“Product differentiation, faster time-to-market and investment optimization are the three most important values TSMC delivers to our customers. In support of these values, we are developing this comprehensive 28nm technology family so that it offers choices, depending on the customer applications and performance requirements. ” said Jason Chen, vice president, Worldwide Sales and Marketing, TSMC.
The SiON-based 28LPT (low power / high performance) process, the family’s lowest total power and cost-effective technology, is expected to provide twice the gate density, up to 50% more speed or 30-50% lower power consumption than TSMCs’ 40LP technology. The 28LPT process is expected to go into initial production in the beginning of 2010 and support applications like cellular baseband, application processors, wireless connectivity, and portable consumer.
TSMC’s decision to build on proven SiON technology for the 28LPT process is driven by changing wireless and portable consumer application dynamics under unrelenting pressure for products to hit market windows. Consumers a few years ago, wanted low-leakage handsets that supported long battery life. Today’s consumers increasingly rely on their wireless devices for Internet browsing, video streaming, music, mobile TV, GPS navigation, along with traditional phone and texting services. Active usage power consumption is now a much larger factor in battery life. SiON gate technology, because of its smaller gate capacitance and therefore lower active power than HKMG, provides a solution with lower total power, cost, and risk for power-limited applications.
“Our customers are really looking for a high performance, low active power, and cost-effective technology to meet their market requirements for their portable consumer products.” said Dr. Mark Liu, senior vice president, Advanced Technology Business, TSMC.
The 28HP (high performance) process, TSMC’s first HKMG technology, will support performance-demanding applications such as CPU, graphic processors, and FPGAs with twice the gate density and over 30% higher speed than TSMC’s 40G process at similar power density. Going forward, the HKMG technology is very promising for device scaling at even smaller geometries beyond 28nm. The 28HP process is expected to enter initial production in the first half of 2010.
TSMC’s 28nm technologies are currently supported by alpha version design kits. The 28nm CyberShuttle™, a prototyping service, will begin near the end of 2008 and features competitive cycle time and frequency.
TSMC is working closely with customers and ecosystem partners to build a comprehensive design infrastructure based on the company’s recently unveiled Open Innovation Platform™ to fully utilize the power of the 28nm technology family for a broad range of differentiating products. The Open Innovation Platform™ is a platform for innovations, hosted by TSMC and open to TSMC customers and partners. About TSMC
TSMC is the world’s largest dedicated semiconductor foundry, providing the industry’s leading process technology and the foundry’s largest portfolio of process-proven libraries, IP, design tools and reference flows. The Company’s total managed capacity in 2008 is to exceed nine million (8-inch equivalent) wafers, including capacity from two advanced 12-inch Gigafabs, four eight-inch fabs, one six-inch fab, as well as TSMC’s wholly owned subsidiaries, WaferTech and TSMC (Shanghai), and its joint venture fab, SSMC. TSMC is the first foundry to provide 40nm production capabilities. Its corporate headquarters are in Hsinchu, Taiwan. For more information about TSMC please see http://www.tsmc.com.
|
L'article Français en question :
-----------
Citation :
Prenant tous ses concurrents de vitesse, TSMC, le numéro un mondial de la fonderie de semiconducteurs, vient d'annoncer un process 28nm complet. Prévu pour mise en production dans la première moitié de l'année 2010, ce process existera en deux versions, l'une dite 28LPT (faible consommation, hautes performances) mettra en oeuvre des grilles SiON déjà utilisées dans la technologie 40nm du fondeur, l'autre appelée 28HP (hautes performances) fera appel à des grilles métalliques fort k. La 28LPT sera deux fois plus dense, 50% plus rapide et 30 à 50% moins gourmande que la génération 40nm. La 28HP apportera, elle aussi, une multiplication par deux de la densité et fournira 30 à 40% de performances supplémentaires à consommation donnée. Des kits de conception en version alpha sont d'ores et déjà disponibles et les premiers lots de fabrication prototypes devraient être lancés à la fin de cette année.
|
===========================
Suite à cette nouvelle, voici un article de David Lammers, paru dans News Editor - Semiconductor International, 9/29/2008 5:22:00 AM :
TSMC 28nm processus oxynitride silicium 07:12 30/09/08
Citing High-k Costs, TSMC Plans Dual-Track 28 nm Solutions in 2010
TSMC said it will offer both silicon oxynitride (SiON) and high-k/metal gate solutions at the 28 nm node, with early manufacturing starting early in 2010 for the low-power turbo process and in the first half of 2010 for the high-k enabled high-performance process. At this stage, high-k/metal gate process flows can add thousands of dollars in per-wafer processing costs, experts said.
David Lammers, News Editor -- Semiconductor International, 9/29/2008 5:22:00 AM
Taiwan Semiconductor Manufacturing Co. Ltd. (TSMC, Hsinchu, Taiwan) said it will offer both silicon oxynitride (SiON) and high-k/metal gate solutions at the 28 nm node, with early multi-wafer shuttles starting late this year in time for volume manufacturing beginning early in 2010.
The 28LPT (low-power turbo) process, based on oxynitrides, will enter early manufacturing in the first quarter of 2010, and the 28HP (high-performance) process, with a high-k/metal gate stack, will be ready in the first half of 2010.
TSMC plans to begin its 28 nm low-power manufacturing early in 2010.
For its microprocessor and high-end graphics customers, TSMC will provide a high-k/metal gate process, said John Wei, TSMC’s senior director of advanced technology marketing. Citing cost and active power consumption considerations, he said SiON offers significant advantages for wireless customers compared with high-k/metal gate stacks.
The TSMC announcement comes just a day before a Silicon Valley technology symposium planned for Sept. 30 by the Common Platform partners, including IBM (Armonk, N.Y.), Chartered Semiconductor Manufacturing Ltd. (Singapore), and Samsung Electronics Co. (Seoul, South Korea). The Common Platform partners emphasize an all high-k/metal gate solution at the 32/28 nm generation, arguing that it provides for a simpler overall process than SiON and tighter scaling of the gate length and contacts. The Common Platform partners seek to lure the volume wireless IC customers away from TSMC, the largest foundry by a wide margin.
Though TSMC will make 32 nm chips for select customers, the company is emphasizing the 28 nm generation as its main leading-edge process, Wei said. A full suite of intellectual property and design support is being readied for the 28 nm processes. At the 45 nm generation, TSMC has emphasized a 40 nm suite of process technology and IP.
TSMC, Wei said, “has defined 40 nm as our main platform at the 40/45 generation, so we already moved 1.5 generations, from 65 to 40. Going to 28 nm is one full-node migration. Right now, 45 nm is in volume production, and 40 nm is getting quite a high number of tapeouts. Some 40 nm products are in the pilot verification stage.”
The cost adder for high-k/metal gate remains considerable. “The No. 1 reason we design in such a two-track way is cost,” Wei said. “High-k and metal gate technology is not mature, and it involves a lot of materials and additional processes. With these, the cost adder goes up. Wireless applications, most of the time, are very cost-sensitive. We feel oxynitride still offers a much more effective solution for wireless applications. It is not like CPUs, where Intel can spend quite a few dollars pursuing a very complicated technology.”
He added that yields are a major consideration. “There are a lot of repeatability and maturity problems with high-k/metal gate. We know there are complexities involved. We have to continue to add steps to the process, so high-k/metal gate costs will continue to go up until they reach a mature stage. Oxynitride on the other hand is very predictable, while high-k/metal gate will pose some risks.”
ALD throughput an issue
High-k remains “a huge cost adder,” said Dean Freeman, a semiconductor manufacturing analyst at Gartner Inc. (Stamford,Conn.). While SiON can be deposited quickly in a chemical vapor deposition (CVD) process, high-k requires atomic layer deposition (ALD) tools that are much slower and more expensive, ~$2M each. The metal gate requires sputtering tools, which also are relatively expensive. One or two extra mask layers also are required for a high-k/metal gate process flow, requiring more lithography tools on a high-k line. “Cost is the critical issue” for high-k/metal gate, Freeman said.
Gartner estimates that a processed leading-edge wafer costs ~$7000 at the major foundries now. Experts at the Sematech-sponsored International Symposium on Advanced Gate Stack Technology, being held this week in Austin, Texas, said that high-k/metal gate technology can add several thousand dollars in manufacturing costs. Equipment costs are much higher, but significantly lower yield is the major cost adder, they said.
Jerry Healey, a former manufacturing engineer at Freescale Semiconductor Inc. (Austin) who now operates a consulting business called Threshold Systems (Austin), said while oxynitrides can be deposited quickly in a batch or single-wafer deposition tool, an ALD tool may require 10-20 minutes to deposit a high-k dielectric. A 25-wafer lot can take 10 hours. Even more importantly, Healey said high-k/metal gate “kills the yields” and adds $1500-2000 per wafer. Others said the additional cost is closer to $3000 on average.
With SiON as a mature process, the natural affinity between silicon and SiON is replaced by less well-understood high-k dielectrics that tend to have higher interface traps and other defects. Experts estimate that a SiON process with a 90% yield may compare with an estimated 70% yield for a high-k/metal gate flow at these early stages. “SiO2 is a God-given material, with a natural interface with silicon,” said T.P. Ma, a professor at Yale University. “For high-k, it will be a slow learning curve, and the problems will be hard to overcome.”
For microprocessor vendors, high-k/metal gate offers significant performance and gate leakage advantages that make those cost adders bearable, Ma said. SiON scaling stopped in 2003 at the 1.2 nm thickness, he noted. While strained silicon took up the performance scaling banner then, it also has reached maturity, Ma said. “How much more strain can they do? Already, the strain levels are almost cracking the wafer. Going to high-k offers not only performance advantages, but also improved gate leakage.”
Active power important
TSMC’s Wei argued that for high-end wireless ICs, a previous concern over standby power has been replaced by active power considerations, driven by handsets being used for web browsing, e-mail and video processing. “The high-end chips have new functions, such as Bluetooth, GPS, mobile TV and Internet browsing. People are going to use their cellphones much more, rather than keep them in standby mode most of the time. So active power plays a much more important role.”
Wei argued that SiON can provide a better solution than high-k/metal gate stack. Citing the well-known rule that power depends on the frequency, the capacitance, and a square of the voltage, Wei said that high-k/metal gate reduces gate leakage, “but when it does that, the capacitance goes up, and active power goes up. It is a trade-off between active power and standby leakage. If active power is the main consideration, then oxynitrides have a better position for power-limited applications.”
Experts at the Sematech conference noted that fundamentally, capacitance depends on the electrical oxide thickness (EOT), regardless of what kind of dielectric is used. “With high-k, you can get a thinner EOT, even though it is more expensive to manufacture,” Ma said. “Wireless applications can live with a thicker EOT than microprocessors. For low-power ICs, foundries like TSMC can make them without too much extra overhead.”
Wei said he could not describe whether TSMC’s high-k/metal gate process is a gate-first or gate-last process. Although the basic decisions have been made, the high-k/metal gate process “will be hardened along the way,” Wei said. “Some customers cannot wait, so they will join our R&D development vehicle,” he added, referring to early 28 nm shuttles. The customers who are early 28 nm high-k adopters will tape out different test vehicles that can be tested on the shuttles.
“Our 28 nm high-k/metal gate is not at a very mature stage now,” Wei said. “Our plan is that by the second half of 2009, the technology will reach its maturity stage. Some customers cannot wait; they want to do it early, so we try to accommodate their needs.”
TSMC refers to its leading-edge low-power process as LPT, with the T standing for either turbo or triple-gate oxide, with a dual-gate oxide as a subset. For customers seeking additional performance, Wei said the third transistor on the LPT process delivers better performance than the high-k/metal gate process. “For the third transistor, we try to minimize the cost. We have the mask adder under good control when we add the third oxide level.” TRADUCTION GOOGLE
Citant le Haut-k des coûts, des plans de TSMC Dual-Track 28 nm Solutions en 2010
TSMC a déclaré qu'elle offrira deux silicium oxynitride (Sion) et porte high-k/metal solutions à la nœud 28 nm, avec début de la fabrication de départ au début de 2010 pour la faible puissance turbo processus et dans la première moitié de 2010 pour la haute - k permis de haute performance processus. À ce stade, high-k/metal porte processus de flux peuvent ajouter des milliers de dollars en plaquettes par les coûts de transformation, ont déclaré les experts.
=============================
Traduction FR par google :
Taiwan Semiconductor Manufacturing Co. Ltd (TSMC, Hsinchu, Taiwan) dit qu'il va offrir à la fois de silicium oxynitride (Sion) et porte high-k/metal solutions à la nœud 28 nm, avec les premiers multi-wafer de départ des navettes vers la fin de l'année en temps pour la fabrication en volume depuis le début en 2010.
Le 28LPT (de faible puissance turbo) processus, sur la base d'oxynitrures, entrera début de la fabrication au cours du premier trimestre de 2010, et le 28HP (haute performance) processus, avec une porte high-k/metal pile, sera prêt dans le premier semestre de 2010.
TSMC envisage de commencer à 28 nm à faible puissance de fabrication au début de 2010.
Pour son microprocesseur et graphiques haut de gamme des clients, TSMC fournira un porte high-k/metal processus, a déclaré John Wei, TSMC directeur principal de la technologie de pointe mise sur le marché. Citant le coût et la consommation d'énergie active considérations, at-il dit SION offre des avantages significatifs pour les clients sans fil par rapport à high-k/metal porte piles.
Le TSMC annonce vient un jour seulement avant une technologie de la Silicon Valley colloque prévu pour sept 30 de la plate-forme commune des partenaires, y compris IBM (Armonk, NY), Chartered Semiconductor Manufacturing Ltd (Singapour), et Samsung Electronics Co. (Seoul, South Corée). La plate-forme commune des partenaires souligner une solution high-k/metal porte à la génération 32/28 nm, arguant du fait qu'elle prévoit un simple processus global de Sion et plus strictes échelle de la longueur de la porte et les contacts. La plate-forme commune des partenaires cherchent à attirer le volume sans fil IC clients de TSMC, la plus grande fonderie par une large marge.
Bien que TSMC fera puces 32 nm pour sélectionner les clients, l'entreprise met l'accent sur la génération 28 nm, qui est son principal à la fine pointe de processus, a dit Wei. Une gamme complète de la propriété intellectuelle et la conception de soutien est en préparation pour le processus 28 nm. Lors de la génération 45 nm, TSMC a mis l'accent sur un 40 nm à la suite de processus et de la technologie IP.
TSMC, Wei a dit, "a défini 40 nm comme notre principale plate-forme à la génération 40/45, de sorte que nous avons déjà déplacé 1,5 générations, de 65 à 40. Aller à 28 nm est un noeud de plein-migration. À l'heure actuelle, 45 nm est en production de volume, et 40 nm est tout à fait faire un grand tapeouts nombre d'. Certains produits à 40 nm sont dans la phase pilote de vérification. "
Le coût pour l'additionneur high-k/metal porte reste considérable. "La raison n ° 1 en nous la conception de ces deux voies est le coût moyen», a dit Wei. "High-k et en métal porte la technologie n'est pas mature, et il implique un grand nombre de matériaux et des processus additionnels. Avec eux, le coût additionneur monte. Applications sans fil, la plupart du temps, sont très sensibles au coût. Nous pensons oxynitride offre encore beaucoup plus efficace solution pour les applications sans fil. Ce n'est pas comme les CPU, Intel où peut bien passer quelques dollars de la poursuite d'une technologie très complexe. "
Il a ajouté que les rendements sont d'une importance considérable. «Il ya beaucoup de la répétabilité et de la maturité des problèmes avec high-k/metal porte. Nous savons qu'il existe des complexités. Nous devons continuer à ajouter des mesures pour le processus, afin high-k/metal porte coûts continueront d'augmenter jusqu'à ce qu'ils arrivent à une étape mûre. Oxynitride d'autre part est très prévisible, tandis que high-k/metal porte va poser un certain nombre de risques. "
ALD débit d'une question
Haut-k reste "un énorme coût additionneur", a déclaré Dean Freeman, un analyste de fabrication de semi-conducteurs chez Gartner Inc (Stamford, Connecticut). SION Tout peut être déposé rapidement dans un dépôt chimique en phase vapeur (CVD), en haute-k exige le dépôt couche atomique (ALD) des outils qui sont beaucoup plus lents et plus coûteux, ~ 2 M $ chaque. La porte de métal pulvérisation nécessite des outils, qui sont aussi relativement coûteux. Une ou deux couches de masque sont également nécessaires pour un processus high-k/metal porte débit, exigeant plus de lithographie outils sur un haut-k ligne. "Le coût est de la question critique" pour high-k/metal porte, dit Freeman.
Gartner estime qu'un traitement à la fine pointe de plaquettes coûts ~ 7000 $ à l'occasion des grandes fonderies maintenant. Les experts de la SEMATECH-parrainé Symposium international sur la porte de la pile Advanced Technology, qui se tient cette semaine à Austin, Texas, dit que la porte high-k/metal technologie peut ajouter plusieurs milliers de dollars dans les coûts de fabrication. Frais d'équipement sont beaucoup plus élevés, mais nettement plus faible rendement est le principal coût additionneur, ont-ils dit.
Jerry Healey, un ancien ingénieur de fabrication à Freescale Semiconductor Inc (Austin), qui exploite aujourd'hui un cabinet-conseil a demandé des systèmes de seuil (Austin), dit tout oxynitrures peut être déposé rapidement dans un lot ou d'un seul wafer dépôts outil, un outil ALD mai exiger 10-20 minutes à déposer un haut-k diélectrique. A 25-wafer beaucoup de choses peuvent prendre 10 heures. Plus important encore, Healey porte high-k/metal dit «tue les rendements" et ajoute $ 1500-2000 par wafer. D'autres ont dit le coût supplémentaire est plus proche de $ 3000 sur la moyenne.
SION avec la maturité en tant que processus, l'affinité naturelle entre le silicium et Sion est remplacé par le moins bien compris de haut-k diélectriques qui ont tendance à être plus élevé interface pièges et autres défauts. Les experts estiment que le processus de SION avec un rendement de 90% mai comparer avec une estimation de rendement de 70% pour un flux high-k/metal porte à ces premières étapes. "SiO2 est un Dieu-matériau donné, avec une interface naturelle avec le silicium», a déclaré TP Ma, un professeur à l'Université de Yale. "Pour la haute-k, ce sera une courbe d'apprentissage lent, et les problèmes seront difficiles à surmonter."
Pour les fournisseurs de microprocesseurs, high-k/metal portail offre des performances et porte fuite avantages qui font de ces additionneurs coût supportable, Ma dit. SION échelle arrêté en 2003 à 1,2 nm d'épaisseur, at-il noté. Bien que tendues silicium a pris la bannière de l'échelle performance lors, il a également atteint la maturité, Ma dit. "Combien de souche peuvent-ils faire? Déjà, les niveaux de tension sont presque le décryptage du wafer. Aller au haut-k offre non seulement la performance des avantages, mais aussi l'amélioration de la porte de fuite. "
Puissance active importante
TSMC de Wei a fait valoir que pour les haut de gamme de circuits intégrés sans fil, une préoccupation plus de l'alimentation a été remplacé par des considérations de puissance active, mû par les appareils utilisés pour la navigation web, e-mail et le traitement de la vidéo. "Le haut de gamme ont des puces de nouvelles fonctions, telles que Bluetooth, GPS, télévision mobile et la navigation sur Internet. Les gens vont utiliser leur téléphone cellulaire beaucoup plus, plutôt que de le garder en mode veille la plupart du temps. Donc, la puissance active joue un rôle beaucoup plus important. "
Wei a fait valoir que SION peut fournir une meilleure solution que high-k/metal porte pile. Citant la célèbre règle que le pouvoir dépend de la fréquence, la capacité, et d'un carré de la tension, Wei a dit que la porte high-k/metal porte réduit les fuites, "mais quand il le fait, la capacité augmente, et active va pouvoir en place. Il est un compromis entre la puissance active et en attente de fuite. Si la puissance active est la principale considération, puis oxynitrures d'une meilleure position pour pouvoir limité d'applications. "
Les experts présents à la conférence de SEMATECH a noté que, fondamentalement, la capacité dépend de l'épaisseur d'oxyde électrique (EOT), quel que soit le type de diélectrique est utilisé. «Avec K-haut, vous pouvez obtenir une mince EOT, même si elle est plus coûteuse à la fabrication," Ma dit. "Applications sans fil peut vivre avec un épais EOT que de microprocesseurs. Pour de faible puissance circuits, les fonderies comme TSMC peut les rendre sans trop de frais généraux supplémentaires. "
Wei a dit qu'il ne pouvait pas préciser si TSMC high-k/metal porte du processus est un porte-première ou la dernière porte-processus. Bien que les décisions fondamentales ont été faites, le porte high-k/metal processus "sera durci le long de la voie», a dit Wei. "Certains clients ne peuvent pas attendre, ils se joindront à notre R & D au développement de véhicules", at-il ajouté, se référant au début de 28 nm navettes. Les clients qui sont au début 28 nm de haut-k adoptants seront différentes bandes d'essai des véhicules qui peuvent être testés sur les navettes.
"Nos 28 nm high-k/metal n'est pas la porte à un stade de maturité maintenant», a dit Wei. «Notre plan est que d'ici la deuxième moitié de 2009, la technologie atteindra son stade de maturité. Certains clients ne peuvent pas attendre, ils veulent le faire au début, de sorte que nous essayons de tenir compte de leurs besoins. "
TSMC se réfère à son avant-garde de faible puissance en tant que processus LPT, avec le T soit debout pour turbo ou triple porte-oxyde, avec un double-gate oxyde comme un sous-ensemble. Pour les clients cherche à obtenir de nouvelles performances, Wei a dit le troisième transistor LPT sur le processus offre de meilleures performances que la porte high-k/metal processus. "Pour la troisième transistor, nous nous efforçons de réduire au minimum le coût. Nous avons le masque dans de bonnes additionneur de contrôle lorsque l'on ajoute le troisième niveau d'oxyde. " Message édité par super_newbie_pro le 27-10-2008 à 20:35:03 ---------------
~ Camping thématique LA RESSOURCE sur l'autonomie ~
|