Reprise du message précédent :
je conteste

pics or it didn't happen

C'est tout simplement la partie complexe de l'efficacité énergétique en 2D, dans une échelle log.

 
Je revendique    
 

Ça c'est du topal ! ...

 
 
   
Tu t'attendais à quoi exactement de la part du successeur de Bulldozer ?
 
 

Le plus mieux sera le "Steamroller" 10-cores qui sera gravé en 22nm en 2013.

 
   
Ouvrons un fil   ('dredi à donf )

 
Moi je vois 2,46 hin

Si j'étais le boss de la division CPU d'AMD, voici le design que j'aurais choisi pour le successeur du "Piledriver", c-à-d le "Steamroller".
 
 <-- click
Malheureusement c'est pas moi le boss.

Drapal pour ce nouveau topitroll !

Explique.
C'est mal de repomper les schémas sur XS sans en donner la source
Parce que là du coup, il a beau être NG, il n'y a plus grand chose en commun à part une partie du module (et encore).

J'ai quand même ajouté une petite remarque dans le coin inférieur droit: Design inspired by DrFedja
De plus, ça vient pas de XS mais de PCAxe.
 
Et puis c'est normal qu'il n'y ait plus grand chose en commun.
Le but c'est d'être le "Bulldozer Next Generation".
Donc faut bien que l'archi évolue un minimum.

T'aurais du le mettre en plus petit ...
 

 
Ah ouais   Tu vas nous faire croire que tu as vu ce schéma sur PCAxe en premier ...
 
D'ailleurs, si tu pouvais nous donner le lien précis, tu serais fort urbain pour une fois    

Donc déjà la notion de partage, elle s'arrête à la FPU alors ?
Et la source ? Et explique ce que ce gaspillage de silicium apporterait (en théorie). Merci

J'y ai pensé...

Mais non.
Tout est partagé ... (le prefetch, le decoder, le scheduler, la FPU, le cache L2) ... tout sauf les blocs INT.
 
Et encore, dans les blocs INT les ADD et les MUL partagent des parties de leurs pipelines d'où les 2 FMA par core.
C'est simplement la mise en application des FMA du bloc FPU dans les blocs INT.

Ça apporterait, en moyenne, environ 15% de perfs en plus.
Évidemment, certains logiciels ne verraient pas de gains, alors que d'autre seraient aux anges.

Non mais quand on regarde le schéma en taille réelle on voit tout de suite le "Design inspired by DrFedja".
Il est tout seul dans son coin.
Faut être aveugle pour ne pas le voir.

une petite farce pour wirmish...
Phenom II core X12 32nm ;p
L2 = 12MB
L3 = 24MB

Ça serait drôle si tu avais ajouté la taille ... mais là ça tombe à plat.

 
Voilà c'est a quelques mm près (pas évident bossé avec des pixels...
 
Pour wirmish l'image du 12 core aurais fait 415-435mm² un sacré monstre.
Par contre avec un Core Llano X12 avec L2 1MB et L3 2MB sa aurais donné un die de 387.3mm²
Phenom III X12 890 387.3mm² si on met que 12MB en L3...

 
Petite erreur au niveau L2 BD mais on s'en fou...
Phenom III X8 1890T sinon avec seulement 16MB en L3

 
Un module BD sans L2 = Un core Llano avec 1MB de cache L2... LOL
 
Phenom III X8 890 278mm² avec seulement 8MB en L3
L2 1MB = 8MB
L3 2MB = 8MB
 

 
Ça aurais pu être assez spécial

je ne peut bien sûr pas dire d'ou ça vient mais le projet Phenom II X8 15xxT a exister fut un temps :

le downscale en 32nm est bien trop "top secret" pour être dit ici, bien qu'il puisse se calculer, idem pour la fréquence (avec un peu de logique ).

~450mm², c'est un sacré monstre.
Et certainement pas la solution.

STARS (Core Llano) en 32nm en X8 avec L2 8MB  L3 8MB celà me donne 278mm². Rapelle toi que Llano n'a seulement que du L2...
 

 
PHIII X10 en Llano pour 329.1mm² (contre 346mm² pour un thuban x6)

 
Sinon un X12 en Llano pour 387.3mm² (contre 346mm² pour un thuban x6)

 
Ça même le X12 je l'aurais acheté compatible avec AM3 même a 500$
2 fois la puissance d'un Thuban  

ce n'est pas un propos que je "pouvais" sortir sur le topal orochi, mais juste pour dire que le truc avait été envisagé.

rapidement j'ai refais tes scalings (et tes simu core), c'est pas trop bon, sauf pour le premier qui est assez proche de ce que j'ai

Vous êtes énormes là quand même.
Puisque il n'y a pas encore d'infos, vous l'inventez.
 
Enfin je suis bien d'accords qu'en attendant le Buldozzer, s'ils nous avaient sortis un phenomIII qui a la gestion mémoire des derniers llano ça aurait été pas plus mal.

 
Des fans AMaÿDaÿ quoi, du grand classique ...

Ben en fait, on a le droit de faire quoi sur les topics ?
On peut pas faire des suppositions/comparaisons, sinon, certains demandent que le topic soit closed alors qu'ils n'en sont même pas l'auteur.
On peut pas se demander ce qu'aurait donné un CPU d'aujourd'hui scalé en 32nm qui aurait perf un peu plus qu'un X6 le tout vs. un cpu dont on sait pas grand chose.
En fait, on a le droit de rien dire quoi

 
Mais tu n'es jamais bien loin
 

 
Ce qu'il serait bien c'est un système de votekick pour dédrapalisé les raleurs fermetureur de topics

 
Comme tout ce qui concerne les CPU/GPU  

heureusement que je me suis pas égosié
C'est tout simplement impossible à avoir, point !

Comment ça ? Physiquement ? Quelles sont les raisons ?

Orf, dans le désordre :
les normes de communications interne, à leur maximum pour le marché desktop (selon certaine [sic] );
la limite physique de certains éléments, qui de toute façon étaient voués a disparaître ;
l'impossibilité d'atteindre une certaine rentabilité d'architecture, niveau fréquence et latence inter-coeur ;
la mise en évidence de goulot d'étranglement, passablement douloureux pour un die desktop limité en voies externes ;
une hausse des coûts de fabrication, alors que tout tend a être plus simple à rentabiliser ;
un process inadapté à ce genre de foison des erreurs...
plus d'autres trucs plus précis, mais inutile à détailler, vu ce qui est déjà cité...
bref le débat en-est-il clos pour autant ? non

On dit juste un Phenom III X8 core (Llano) aurais été possible entre 275-285mm² et un Phenom III X10 dans les 335-350mm².
Avec 1MB cache L2 par core et 2MB L3 par 2 core, un total de 8MBL2 8MBL3 (L'équivalent de BD) un X10 de 10MBL2 et 10MBL3.
 
Phenom III Athlon X2 dans les 60$ (2MBL2)
Phenom III Athlon X4 dans les 120$ (4MBL2)
Phenom III X4 dans les 140$ (4MBL2 4MBL3)
Phenom III X6 dans les 180$ (6MBL2 6MBL3)
Phenom III X8 dans les 260$ (8MBL2 8MBL3)
Phenom III X10 dans les 320$ (10MBL2 10MBL3)
 
Rajouté les nouvelles instructions et le TurboCore 2.0
 
Et ça aurais pratiquement le même impacte que BD mais en AM3+ RAM 1866 et Pci Express 3.0 en attendant la version finalisé de BD sous FM2  " komodo ".
Rétrocompatibilité avec AM3 mais sans la gestion de la RAM 1866, turbo-core 2.0 et la prise en charge Pci Express 3.0 pour la venu des Radeon 7000.
 

Heu pourquoi s'embêter avec un proco qui n'existera jamais, alors qu'on ne connait même pas encore les perfs du Bulldo  

Pourquoi? le X10 aurais touché le 2600k ou même le dépassé en multithread pour le même prix mais avec 10 vrais cores non amputé de 20% pour un dual core comparé a BD...
BD va arrivé proche du 2600k c'est inévitable mais sur une vieille plateforme comme AM3 2.0 (AM3+) qui lui donera pas ça chance comparé a un Komodo sous FM2.

mouai, pas convaincu il n'y aurait pas d'amélioration en single thread, pas d'amélioration en jeu(sauf les quelques jeux qui exploitent plus de 4coeurs), franchement il y a un moment il faut passer à autre chose.
 
Bon c'est bien joli tout ça, mais il faudrait qu'AMD commence à faire des CPU mobiles haut de gamme, ça ne serait pas  avec un évantuel Llano à 10coeurs qu'AMD aurait pu l'intégrer je pense, dans un pc portable.

j'espère que tout ceci est sans fondement réelle ou juste a titre de supposition, sinon je trouve ça dommage d'aller aussi loin, si ce n'est pas pour supposer  

Supposition mais ça aurais pu le faire... Ça coûte presque rien rajouté un core, une galette coûte combien? Combien de processeur tu peut fournir par Galette? Le prix de chaque processeur comparé au prix de la production?
Si une galette coûte 1000$ pour 28 Processeurs, 28 processeur vendu a 320$ = 8960$ sur un coûte de 1000$ investie tu as 7960$ en profit distribuer au diverse (Marketing, distributeur blabla)...
 
Développé un Llano 8 core aurait été possible même avec la RAM 1866, Turbo Core 2.0, si il avait développé ceci. (Je te rappelle que les Phenom II avait déjà un Turbo Core première génération et l'amélioré aurais été possible et la prise en charge de Pci Express 3.0 aussi.
 
Rajouté des cores ce n'est pas le problème mais c'est la grosseur final du DIE qui a de l'importance. Plus tu prend en mm² sur une galette moins tu as de processeur par galette.
 
Oublie pas que c'est un exemple là -_-...